[发明专利]一种基于FPGA的接收开展频高速V-By-One信号的方法及装置

权利要求书

1.一种基于FPGA的接收开展频高速V-By-One信号的方法，其特征在于，包括以下步骤：

获取经过重新过采样V-By-One输入的像素数据；

对像素数据进行数据位切割，以得到切割数据及有效数据量；

对切割数据及有效数据量进行数据还原，以得到还原数据；

对还原数据进行解码，以得到解码数据；

对解码数据进行字符对齐，以得到字符对齐数据；

对字符对齐数据进行数据解扰运算，以得到解扰运算数据；

对解扰运算数据进行解包、还原及重组，以得到重组像素数据；

对重组像素数据进行分区重构，以得到分区显示数据；

对分区显示数据进行像素时钟还原，以得到像素时钟信号；

利用像素时钟驱动像素数据及行场扫描信号进行HDMI2.1信号输出封包编码，以得到HDMI 2.1封包编码数据流；

将封包编码数据流输出。

2.根据权利要求1所述的一种基于FPGA的接收开展频高速V-By-One信号的方法，其特征在于，所述对像素数据进行数据位切割，以得到切割数据及有效数据量步骤中，对像素数据重新过采样，采样前将拉高V-By-One接口中LOCK_n信号并拉低HPD_n信号，当LOCK_n控制信号被拉高以输出高电平，以及HPD_n控制信号被拉低以输出低电平。

3.根据权利要求1所述的一种基于FPGA的接收开展频高速V-By-One信号的方法，其特征在于，所述对切割数据及有效数据量进行数据还原，以得到还原数据步骤中，对切割数据的序列做标记，每次标记为一次迭代还原的终止位置，标记符号为一次还原的终止位置点；当还原一次后，对有效数据量进行重新计算，排除已还原的数据量后，重复上述操作，直至有效数据量减为0，以得到还原数据。

4.根据权利要求1所述的一种基于FPGA的接收开展频高速V-By-One信号的方法，其特征在于，所述对还原数据进行解码，以得到解码数据步骤中，对还原数据从高位向低位进行遍历，找到Comma码型并记录当前码型的位置，之后对还原数据进行移位校准，校准完毕后以Comma码为起始切割数据，按编码单位分组对还原数据进行切割对齐，然后对切割对齐后的还原数据进行解码，以得到解码数据。

5.根据权利要求1所述的一种基于FPGA的接收开展频高速V-By-One信号的方法，其特征在于，所述对解码数据进行字符对齐，以得到字符对齐数据步骤中，对解码数据的数据字符通道进行对齐，使得每个通道字符类型一致，以得到字符对齐数据。

6.一种基于FPGA的接收开展频高速V-By-One信号的装置，其特征在于，包括获取单元，切割单元，还原单元，解码单元，对齐单元，解扰运算单元，重组单元，分区重构单元，像素时钟还原单元，封包编码单元及输出单元；

所述获取单元，用于获取经过重新过采样V-By-One输入的像素数据；

所述切割单元，用于对像素数据进行数据位切割，以得到切割数据及有效数据量；

所述还原单元，用于对切割数据及有效数据量进行数据还原，以得到还原数据；

所述解码单元，用于对还原数据进行解码，以得到解码数据；

所述对齐单元，用于对解码数据进行字符对齐，以得到字符对齐数据；

所述解扰运算单元，用于对字符对齐数据进行数据解扰运算，以得到解扰运算数据；

所述重组单元，用于对解扰运算数据进行解包、还原及重组，以得到重组像素数据；

所述分区重构单元，用于对重组像素数据进行分区重构，以得到分区显示数据；

所述像素时钟还原单元，用于对分区显示数据进行像素时钟还原，以得到像素时钟信号；

所述封包编码单元，用于利用像素时钟驱动像素数据及行场扫描信号进行HDMI2.1信号输出封包编码，以得到HDMI2.1封包编码数据流；

所述输出单元，用于将封包编码数据流输出。