[发明专利]存储器的形成方法以及三维存储器

说明书

本申请提供了一种存储器的形成方法以及三维存储器，该存储器的形成方法包括：提供基底，基底包括衬底和层叠结构，层叠结构位于衬底的裸露表面上，层叠结构包括交替设置的牺牲层和绝缘介质层；在层叠结构的裸露表面上形成图形化掩膜层，图形化掩膜层包括狭缝区和至少位于狭缝区一侧的边缘区，狭缝区包括贯穿至层叠结构表面的多个沟道，边缘区包括第一凹槽和/或孔洞；以图形化掩膜层为掩膜，刻蚀层叠结构，形成多个栅极线狭缝；去除图形化掩膜层。该存储器的形成方法较好地缓解了边缘处的栅极线狭缝的刻蚀停止以及倾斜等问题，保证了plane边缘处的栅极线狭缝的刻蚀效果较好，进而保证了器件的整体性能较好。

技术领域

本申请涉及半导体领域，具体而言，涉及一种存储器的形成方法以及三维存储器。

背景技术

在3D NAND制作工艺中，如图1所示，每个晶粒(die)包括4个平面区(plane)，planeedge(平面区边缘)处的栅极线在刻蚀过程中有很严重的负载效应(loading effect)，经常导致栅极线狭缝的刻蚀过程中的异常停止以及倾斜(tilting)问题，导致得到的栅极线狭缝效果不好，进而影响器件性能。

在背景技术部分中公开的以上信息只是用来加强对本文所描述技术的背景技术的理解，因此，背景技术中可能包含某些信息，这些信息对于本领域技术人员来说并未形成在本国已知的现有技术。

发明内容

本申请提供一种存储器的形成方法以及三维存储器，以解决plane边缘处的栅极线狭缝的刻蚀效果较差的问题。

根据本发明实施例的一个方面，提供了一种存储器的形成方法，包括：提供基底，所述基底包括衬底和层叠结构，所述层叠结构位于所述衬底的裸露表面上，所述层叠结构包括交替设置的牺牲层和绝缘介质层；在所述层叠结构的裸露表面上形成图形化掩膜层，所述图形化掩膜层包括狭缝区和至少位于所述狭缝区一侧的边缘区，所述狭缝区包括贯穿至所述层叠结构表面的多个沟道，所述边缘区包括第一凹槽和/或孔洞；以所述图形化掩膜层为掩膜，刻蚀所述层叠结构，形成多个栅极线狭缝；去除所述图形化掩膜层。

可选地，所述第一凹槽的关键尺寸小于所述沟道的关键尺寸，所述孔洞的关键尺寸小于所述沟道的关键尺寸。

可选地，各所述沟道的关键尺寸相同。

可选地，所述狭缝区有多个，所述边缘区有多个，部分的所述边缘区位于相邻的两个所述狭缝区之间，其他的所述边缘区位于所述狭缝区的边缘。

可选地，在所述层叠结构的裸露表面上形成图形化掩膜层，包括：在所述层叠结构的裸露表面上依次形成掩膜材料层以及光刻胶层；去除部分的所述光刻胶层，以在所述光刻胶层的表面上形成贯穿至所述掩膜材料层表面的多个第一开口和至少一个第二开口，剩余的所述光刻胶层为光刻胶部；以所述光刻胶部为掩膜刻蚀所述掩膜材料层，形成所述图形化掩膜层，其中，所述第一开口对应所述沟道，所述第二开口对应所述第一凹槽和/或孔洞；去除所述光刻胶部。

可选地，在所述层叠结构的裸露表面上形成掩膜材料层，包括：在所述层叠结构的裸露表面上形成第一子掩膜材料层；在所述第一子掩膜材料层的裸露表面上形成第二子掩膜材料层。

可选地，所述第一子掩膜层的材料包括碳，所述第二子掩膜层的材料包括氮氧化硅。

可选地，在以所述图形化掩膜层为掩膜，刻蚀所述层叠结构，形成多个栅极线狭缝之后，所述存储器的形成方法还包括：采用多个导电层置换所有的所述牺牲层，形成堆叠结构，所述堆叠结构包括交替设置的所述导电层和所述绝缘介质层。

可选地，采用多个导电层置换所有的所述牺牲层，包括：采用磷酸去除各所述牺牲层，形成多个第二凹槽；在所述第二凹槽中填充导电材料，形成所述导电层。