[发明专利]半导体装置和包括其的电子系统

说明书

一种半导体装置和电子系统，所述装置包括堆叠在外围电路结构上的单元结构，其中，单元结构包括第一层间电介质层以及在第一层间电介质层暴露并且连接至栅电极层和沟道区的第一金属焊盘，所述外围电路结构包括第二层间电介质层和在第二层间电介质层暴露并且连接至晶体管的第二金属焊盘，第一金属焊盘包括邻近的第一子焊盘和第二子焊盘，第二金属焊盘包括邻近的第三子焊盘和第四子焊盘，第一子焊盘和第三子焊盘耦接，并且第一子焊盘的宽度大于第三子焊盘的宽度，第二子焊盘和第四子焊盘耦接，并且第四子焊盘的宽度大于第二子焊盘的宽度。

相关申请的交叉引用

在韩国知识产权局于2020年11月4日提交的标题为“半导体装置和包括其的电子系统”的韩国专利申请No.10-2020-0146263以引用方式全文并入本文中。

技术领域

实施例涉及半导体装置和包括其的电子系统。

背景技术

半导体装置可能能够在需要数据存储的电子系统中存储大量数据。因此，已经进行了研究以提高半导体装置的数据存储容量。例如，作为增加半导体装置的数据存储容量的方法，半导体装置可以包括三维布置的存储器单元而不是二维布置的存储器单元。

发明内容

可以通过提供一种半导体装置来实现实施例，所述半导体装置包括堆叠在外围电路结构上的单元结构，其中，单元结构包括：堆叠在第一衬底上的多个栅电极层；竖直穿过所述多个栅电极层的多个沟道区；位于所述第一衬底上并且覆盖所述多个栅电极层和所述多个沟道区的第一层间电介质层；以及在所述第一层间电介质层处暴露并且连接至所述多个栅电极层和所述多个沟道区的多个第一金属焊盘，所述外围电路结构包括：第二衬底上的至少一个晶体管；位于所述第二衬底上并且覆盖所述至少一个晶体管的第二层间电介质层；以及在所述第二层间电介质层处暴露并且连接至所述至少一个晶体管的多个第二金属焊盘，所述多个第一金属焊盘包括彼此邻近的至少一个第一子焊盘和至少一个第二子焊盘，所述多个第二金属焊盘包括彼此邻近的至少一个第三子焊盘和至少一个第四子焊盘，所述至少一个第一子焊盘和所述至少一个第三子焊盘彼此耦接，并且所述至少一个第一子焊盘的宽度大于所述至少一个第三子焊盘的宽度，所述至少一个第二子焊盘和所述至少一个第四子焊盘彼此耦接，并且所述至少一个第四子焊盘的宽度大于所述至少一个第二子焊盘的宽度。

可以通过提供一种半导体装置来实现实施例，所述半导体装置包括：第一衬底；第二衬底；存储器单元区，其包括所述第一衬底上的至少一个第一焊盘和至少一个第二焊盘；外围电路区，其包括所述第二衬底上的至少一个第三焊盘和至少一个第四焊盘，所述外围电路区通过所述至少一个第一焊盘、所述至少一个第二焊盘、所述至少一个第三焊盘和所述至少一个第四焊盘连接至所述存储器单元区；所述存储器单元区上的存储器单元阵列，所述存储器单元阵列包括多个单元串、多条字线、多条位线和地选择线，所述多个单元串包括多个存储器单元，所述多条字线连接至所述多个存储器单元，所述多条位线连接至所述多个单元串的一侧，所述地选择线连接至所述多个单元串；所述外围电路区上的控制电路，所述控制电路包括自由电荷控制电路，其控制各个单元串和用于所述多个存储器单元的多个数据编程步骤；以及所述外围电路区上的行解码器，行解码器被配置为响应于对所述控制电路的控制激活所述多条字线中的至少一条，其中：所述至少一个第一焊盘耦接至所述至少一个第三焊盘，所述至少一个第二焊盘耦接至所述至少一个第四焊盘，并且当在平面图中看时，所述至少一个第一焊盘的平面形状的面积大于所述至少一个第三焊盘的平面形状的面积，并且所述至少一个第四焊盘的平面形状的面积大于所述至少一个第二焊盘的平面形状的面积。