[发明专利]具有可控触发电压的超低泄漏静电放电器件

说明书

本发明涉及具有可控触发电压的超低泄漏静电放电器件。本公开的实施例提供了一种静电放电(ESD)器件，包括：输入衬垫；具有触发电压Vt的欠重叠场效应晶体管(UL‑FET)，其包括：耦接至输入衬垫的欠重叠漏极区；耦接至地的源极区；以及耦接至输入衬垫的栅极结构；以及将UL‑FET的欠重叠漏极区与栅极结构分隔开欠重叠距离的阻挡层。

技术领域

本公开涉及集成电路，更具体地涉及具有超低泄漏和可控触发电压的静电放电(ESD)器件。

背景技术

集成电路(IC)可能受到随机ESD事件的影响，这些随机ESD事件会将潜在的巨大破坏性ESD电流引导至IC的敏感电子部件。例如，在制造后的芯片处理期间或在电路板或其他载体上安装芯片之后，可能发生ESD事件。在ESD事件期间，当处于不同电位的两个物体彼此直接接触时，静电电荷会在这两个物体之间迅速转移。

为了防止ESD事件，可以使IC设置有一个或多个ESD器件。这种ESD器件通常被设计为在IC的正常操作期间保持静默(quiescent)，并响应于ESD事件而接通。当设置在IC上时，设计人员必须考虑ESD器件的工作电压、泄漏电流、击穿约束和占用面积。

典型的ESD器件可具有高于IC的工作电压的触发电压(Vt)，其中在由于ESD事件而施加的电压达到或超过Vt之前，ESD器件保持在静默状态。当发生ESD事件时，ESD器件进入低阻抗状态，该低阻抗状态将ESD电流传导至地并远离IC的敏感电子部件。ESD器件可以保持(例如钳位)在其低阻抗状态，直到ESD电流被排出并且ESD电压被放电到可接受的水平。

设计人员常被委派降低IC的功耗(例如通过减小ESD器件和其他部件的泄漏电流)的任务。ESD器件的电流泄漏是电路应用的能耗的重要因素。对于诸如智能电话、平板电脑、可穿戴设备或医疗设备的移动电子设备尤其如此，这是因为关断状态的漏电可能会影响电池寿命，从而影响工作时间。尽管已开发出超低泄漏(ULL)ESD器件，但这样的ULL ESD器件通常需要远高于IC上其他电路/器件的工作电压的触发电压。虽然触发电压可被调节(例如使用额外的注入)，但这通常会导致更高的成本和更高的泄漏电流。

具有减小的泄漏电流的ESD器件的例子包括门控型可控硅整流器(SCR)、二极管串和具有反馈回路的SCR。然而，这样的ESD器件具有较大的占用面积和增加的成本。另外，这样的ESD器件不能提供低泄漏电流和可控触发电压。

发明内容

本公开的第一方面涉及一种静电放电(ESD)器件，包括：输入衬垫(pad)；具有触发电压Vt的欠重叠(underlapped)场效应晶体管(UL-FET)，其包括：耦接(couple)至所述输入衬垫的欠重叠漏极区；耦接至地的源极区；以及耦接至所述输入衬垫的栅极结构；以及阻挡层，其将所述UL-FET的所述欠重叠漏极区与所述栅极结构分隔开一欠重叠距离。

本公开的第二方面涉及一种用于静电放电(ESD)保护的方法，包括：将ESD器件耦接至要保护的电路，所述ESD器件包括具有欠重叠漏极区的欠重叠场效应晶体管(UL-FET)；以及通过以下至少一项来控制所述UL-FET的触发电压：调整施加到所述UL-FET的栅极结构的栅电压Vg；调整耦合在所述UL-FET的所述栅极结构与输入衬垫之间的电容器C的电容；以及调整所述UL-FET的所述欠重叠漏极区与所述FET的所述栅极结构之间的欠重叠距离。

本公开的第三方面涉及一种静电放电(ESD)器件，包括：输入衬垫；具有触发电压Vt的欠重叠的n型场效应晶体管(UL-NFET)，其包括：形成在p阱中并耦接至所述输入衬垫的欠重叠的n+掺杂漏极区；形成在所述p阱中并耦接至地的n+掺杂源极区；以及耦接至所述输入衬垫的栅极结构；以及硅化物阻挡层，其将所述UL-NFET的所述欠重叠的n+掺杂漏极区与所述栅极结构分隔开一欠重叠距离。

通过下面对本公开的实施例的更具体的描述，本公开的上述以及其他特征将变得显而易见。

附图说明