[发明专利]一种时间数字转换器、校准方法及芯片

权利要求书

1.一种时间数字转换器，其特征在于，应用于现场可编程逻辑门阵列芯片，所述时间数字转换器包括：延迟链、存储器以及校准电路，所述校准电路包括环形振荡器与频率计数器，所述环形振荡器与所述频率计数器连接，所述频率计数器以及延迟链均与所述存储器连接，其中：

所述存储器中存储有细计数与细计时的对应表以及所述环形振荡器在启动校准时的初始频率计数值；

所述延迟链用于在接收到待测试信号时，产生对应的目标细计数，并记录到所述对应表中；

所述环形振荡器用于在所述延迟链的温度影响下，产生相对应的频率信号，并将所述频率信号输入到所述频率计数器；

所述频率计数器用于对所述频率信号进行计数，得到测试频率计数值，并基于所述测试频率计数值以及所述初始频率计数值，更新所述对应表中的所述目标细计数。

2.如权利要求1所述的转换器，其特征在于，所述延迟链包括多个依次连接的进位多路复用器。

3.如权利要求1所述的转换器，其特征在于，所述环形振荡器包括奇数个依次级联的进位多路复用器，其中，第一个进位多路复用器与最后一个进位多路复用器连接。

4.如权利要求1所述的转换器，其特征在于，所述频率计数器用于：基于接收到的频率信号以及预设的参考时钟，对参考时钟周期内环形振荡器上升沿的数量进行计数，得到所述测试频率计数值。

5.如权利要求4所述的转换器，其特征在于，所述参考时钟周期范围为2¹⁴-2¹⁶。

6.如权利要求1所述的转换器，其特征在于，所述频率计数器包括系统时钟、状态机以及D触发器，所述系统时钟分别与所述状态机以及所述D触发器连接。

7.如权利要求6所述的转换器，其特征在于，所述系统时钟的精度为80～100ppm。

8.一种时间数字转换器校准方法，其特征在于，应用于权利要求1-7中任一项所述的时间数字转换器，所述校准方法包括：

获取所述环形振荡器的初始频率计数值以及频率计数器得到的测试频率计数值；

基于所述初始频率计数值以及测试频率计数值，更新目标细计数；

基于更新后的目标细计数在所述对应表中查找对应的目标细计时。

9.如权利要求8所述的方法，其特征在于，所述基于所述初始频率计数值以及测试频率计数值，更新目标细计数，包括：

基于所述初始频率计数值与所述测试频率计数值的比值，得到温度调整系数；

利用所述温度调整系数对所述目标细计数进行调整，得到更新后的目标细计数。

10.一种现场可编程逻辑门阵列芯片，其特征在于，包括控制器以及权利要求1-7中任一项所述的时间数字转换器，所述控制器与所述时间数字转换器连接。