[发明专利]一种测试晶圆、芯片形成方法和芯片测试方法

权利要求书

1.一种测试晶圆，其特征在于，包括：

多个存储裸片，每个所述存储裸片上设有多个测试区域，每个测试区域包括电连接的控制逻辑区域和衬垫区域；

所述控制逻辑区域与对应的所述存储裸片电性连接，所述控制逻辑区域集成有逻辑裸片的控制逻辑；

所述衬垫区域用于进行晶圆探针CP测试。

2.根据权利要求1所述的测试晶圆，所述控制逻辑包括：存储单元修复逻辑和存储单元控制逻辑。

3.根据权利要求1所述的测试晶圆，其特征在于，所述控制逻辑用于控制执行以下测试操作至少之一：存储单元短路测试、存储单元开路测试、相邻存储单元之间的短路测试、地址短路测试、地址开路测试以及存储单元干扰测试。

4.根据权利要求1所述的测试晶圆，其特征在于，所述存储裸片为DRAM存储裸片，或SRAM存储裸片，或MRAM存储裸片。

5.根据权利要求1所述的测试晶圆，其特征在于，所述测试区域位于所述存储裸片的边缘区域。

6.根据权利要求1所述的测试晶圆，其特征在于，所述衬垫区域位于最高金属层。

7.根据权利要求1所述的测试晶圆，其特征在于，所述衬垫区域的面积小于所述逻辑集成区域的面积。

8.根据权利要求1所述的测试晶圆，其特征在于，所述衬垫区域设置于所述逻辑集成区域上方。

9.根据权利要求1所述的测试晶圆，其特征在于，所述多个测试区域的总面积小于所述存储裸片的面积的0.5％。

10.一种存储器芯片的形成方法，其特征在于，所述方法包括：

提供如权利要求1-9任一项所述的测试晶圆；

对所述测试晶圆进行切割以获得多个存储裸片；

将所述存储裸片与逻辑晶圆上的所述逻辑裸片进行键合以形成存储器芯片。

11.一种芯片测试方法，其特征在于，包括：

提供如权利要求1至9中任一项所述的测试晶圆；

通过测试探针接触所述衬垫区域，以基于所述控制逻辑区域集成的逻辑裸片的控制逻辑对所述测试裸片进行晶圆探针CP测试。

12.根据权利要求11所述的芯片测试方法，其特征在于，所述控制逻辑包括：存储单元修复逻辑和存储单元控制逻辑。