[发明专利]封装结构以及封装方法

说明书

本申请公开一种封装结构以及封装方法，能够优化连接到同一引脚的接收端和发射端的性能。本申请提供的一种封装结构，包括：晶片，能够用于形成电路结构，且所述晶片具有至少两个信号端子，所述信号端子用于连接至外界电路；封装壳体，用于封装所述晶片，且所述封装壳体设置有引脚；存在多个所述信号端子连接至同一个所述引脚，各个所述信号端子与所述引脚之间的电感值不同，并通过连接所述信号端子和引脚的键合线调整所述电感值。

技术领域

本申请涉及晶片封装领域，具体涉及封装结构以及封装方法。

背景技术

电子设备的小型化一直是节省成本和集成更多功能的发展趋势。得益于改进的设计技术和工艺规模，半导体的封装结构变得越来越小。有时，瓶颈不是封装结构本身，而是由于许多必需的引脚而导致的封装尺寸。

亟需提出一种能够缩小封装结构尺寸的方法，来缩小封装结构尺寸，同时具有较好的阻抗特性。

发明内容

鉴于此，本申请提供了一种封装结构以及封装方法，能够缩小封装结构的尺寸，并且具有较佳的阻抗特性。

本申请提供的一种封装结构，包括：晶片，能够用于形成电路结构，且所述晶片具有至少两个信号端子，所述信号端子用于连接至外界电路；封装壳体，用于封装所述晶片，且所述封装壳体设置有引脚；存在多个所述信号端子连接至同一个所述引脚，各个所述信号端子与所述引脚之间的电感值不同，并通过连接所述信号端子和引脚的键合线调整所述电感值。

可选的，连接至同一引脚的多个信号端子中，至少包括一个信号端子还通过第一电容接地。

可选的，存在两个信号端子连接至同一所述引脚，且所述两个信号端子中，第一信号端子用于接收信号，第二信号端子用于发送信号。

可选的，所述第一信号端子与引脚之间的键合线，以及所述第二信号端子与引脚之间的键合线，具有不同的数目，以使所述第一信号端子与引脚之间的电感值，以及所述第二信号端子与引脚之间的电感值不同。

可选的，根据所需的电感差，设置所述第一信号端子与引脚之间的键合线的数目，以及所述第二信号端子与引脚之间的键合线的数目，并且所述键合线的数目符合以下等式：

H为所述电感差，对应至所述第一信号端子与引脚之间的电感值，以及所述第二信号端子与引脚之间的电感值的差值，m为所述第一信号端子与引脚之间的键合线的数目，n为所述第二信号端子与引脚之间的键合线的数目，L为每一所述键合线的电感值。

可选的，所述第一信号端子与引脚之间的键合线，以及所述第二信号端子与引脚之间的键合线，具有不同的长度，以使所述第一信号端子与引脚之间的电感值，以及所述第二信号端子与引脚之间的电感值不同。

可选的，根据所需的电感差，调整所述第一信号端子与引脚之间的键合线，以及所述第二信号端子与引脚之间的键合线的长度差值。

本申请还提供了一种封装方法，用于封装晶片，所述晶片能够用于形成电路结构，且所述晶片具有至少两个信号端子，所述信号端子用于连接至外界电路，且所述封装方法包括以下步骤：提供封装壳体，所述封装壳体设置有引脚；将多个信号端子连接至同一个所述引脚，各个所述信号端子与该引脚之间的电感值不同，且通过连接所述信号端子和引脚的键合线调整所述电感值。

可选的，还包括以下步骤：将连接至同一引脚的信号端子中的至少一个，通过第一电容接地。

可选的，通过控制各个信号端子与所述引脚之间的键合线的数目，控制各个所述信号端子与该引脚之间的电感值。

可选的，第一信号端子和第二信号端子连接至同一引脚，所述键合线的数目与电感差相关，所述电感差对应至所述第一信号端子与引脚之间的电感值，以及所述第二信号端子与引脚之间的电感值的差值，且所述键合线的数目与电感差的关系符合以下等式：