[发明专利]半导体封装

说明书

一种半导体封装包括：基底基板，包括布线图案；中介层基板，包括下再分布图案和上再分布图案；半导体结构；散热结构；多个外连接凸块，设置在基底基板的下表面上；多个下连接凸块，设置在基底基板和中介层基板之间；以及多个上连接凸块，设置在中介层基板和半导体结构之间。

技术领域

本公开的实施方式涉及半导体封装。

背景技术

根据半导体芯片的高性能化趋势，在半导体封装领域，正在开发用于在大面积封装基板上安装多个半导体芯片的系统级封装(SIP)技术。在这种情况下，需要在用于大面积封装的基板上形成用于半导体芯片的精细凸块节距的布线的技术。

发明内容

根据本公开的方面，提供了具有降低的制造成本和优异的产率的半导体封装。

根据一个或更多个实施方式，提供了一种半导体封装。该半导体封装包括：基底基板，具有彼此相反的上表面和下表面，并包括布线图案；中介层基板，设置在基底基板的上表面上，并具有彼此相反的上表面和下表面，并且包括电连接到布线图案的至少一个下再分布图案，并且还包括设置在所述至少一个下再分布图案上并电连接到所述至少一个下再分布图案的至少一个上再分布图案；半导体结构，设置在中介层基板的上表面上，并电连接到所述至少一个上再分布图案；散热结构，设置在基底基板的上表面上，并覆盖中介层基板和半导体结构；多个外连接凸块，设置在基底基板的下表面上，并连接到布线图案；多个下连接凸块，设置在基底基板和中介层基板之间，并连接布线图案和所述至少一个下再分布图案；以及多个上连接凸块，设置在中介层基板和半导体结构之间，并连接所述至少一个上再分布图案和半导体结构。所述多个外连接凸块当中的彼此相邻的一对外连接凸块之间的距离在0.8mm至1.5mm的范围内，所述多个下连接凸块当中的彼此相邻的一对下连接凸块之间的距离在0.1mm至0.7mm的范围内，所述多个上连接凸块当中的彼此相邻的一对上连接凸块之间的距离在50μm至150μm的范围内。

根据一个或更多个实施方式，提供了一种半导体封装。该半导体封装包括：基底基板，包括布线图案；中介层基板，包括设置在不同层级上并电连接到布线图案的多个下再分布图案，并且还包括电连接到所述多个下再分布图案的多个上再分布图案，中介层基板设置在基底基板上；以及半导体结构，设置在中介层基板上，并电连接到所述多个上再分布图案。所述多个上再分布图案当中的最上面的上再分布图案包括从中介层基板的上表面突出的上连接焊盘，所述多个上再分布图案中的设置在上连接焊盘下方的至少一个上再分布图案包括与上连接焊盘重叠的着落焊盘，上连接焊盘的最大宽度小于着落焊盘的最大宽度。

根据一个或更多个实施方式，提供了一种半导体封装。该半导体封装包括：基底基板，包括布线图案；中介层基板，包括电连接到布线图案的多个下再分布图案，并且还包括电连接到所述多个下再分布图案的多个上再分布图案，中介层基板设置在基底基板上；以及半导体结构，设置在中介层基板上，并电连接到所述多个上再分布图案。所述多个下再分布图案和所述多个上再分布图案在第一方向上延伸，所述多个下再分布图案在垂直于第一方向的第二方向上的线宽在7μm至20μm的范围内，所述多个上再分布图案在第二方向上的线宽在5μm至10μm的范围内。所述多个下再分布图案当中的设置在同一层级上并在第二方向上彼此相邻的一对下再分布图案之间的距离在10μm至20μm的范围内，所述多个上再分布图案当中的设置在同一层级上并在第二方向上彼此相邻的一对上再分布图案之间的距离在5μm至10μm的范围内。

附图说明

本公开的实施方式的以上及其他方面、特征和优点将由以下结合附图的详细描述被更清楚地理解，附图中：

图1A是示出根据本公开的示例实施方式的半导体封装的截面图；

图1B是示出根据本公开的示例实施方式的半导体封装的平面图；

图1C是根据本公开的示例实施方式的半导体封装的局部放大截面图；

图2A是示出图1A的基底基板的第一修改示例的截面图；