[发明专利]制备三维存储器的方法

说明书

本申请涉及一种制备三维存储器的方法及三维存储器。所述方法包括：在晶圆的第一表面上形成栅极堆叠结构、以及覆盖栅极堆叠结构的绝缘材料层，其中，栅极堆叠结构包括交替堆叠的层间绝缘层和栅极层，并且被划分成台阶区和核心区，栅极堆叠结构的核心区中贯穿有沟道结构；在绝缘材料层上形成第一应力补偿层；以及贯穿第一应力补偿层和绝缘材料层形成电连接到沟道结构或栅极层的多个连接柱。第一应力补偿层由具有高压缩应力的材料形成。通过在晶圆的正面形成具有高压缩应力的应力补偿层，可以有效防止晶背上的应力补偿层厚度过大，减小被剥离或脱落的风险，并且可以改善晶圆上的半导体器件的内应力。

技术领域

本申请涉及半导体领域，并且更具体地，涉及在半导体制造工艺中改善晶圆翘曲度的方法和三维存储器。

背景技术

在半导体器件的生产过程中，通常需要先提供晶圆(wafer)，然后在晶圆上制造半导体器件。然而，随着半导体器件的膜层层数增加，膜层与膜层间的应力越来越不平衡。这些膜层产生的应力作用在晶圆上，致使晶圆在各种应力因素的影响下发生了翘曲(bow)。使用这种翘曲的晶圆继续制造半导体器件，会影响层与层之间的对准，造成图形结构畸变，甚至导致晶圆键合失效，从而降低产品的良率。

尤其是，在形成存储器串的沟道结构之后，需要通过狭缝结构(GL)将叠层结构中的牺牲层置换为栅极层。在GL工艺过程中的这种材料置换，会导致应力变化剧烈，晶圆翘曲度明显增加，直接影响到后续沟道接触孔(C1CH)与沟道结构的对准、栅极接触孔(SSCT)与栅极层的对准、以及与CMOS晶圆的键合对准等。

目前，一般通过在晶圆背面沉积特定的薄膜(例如，氮化硅薄膜、氧化硅薄膜等)来平衡晶圆整体应力，以调整晶圆的翘曲度。

然而，随着制造工艺的进行，半导体器件的结构/材料成分不断变化，晶圆整体应力、翘曲度也随之改变。故而，需要在晶圆背面反复层叠应力平衡薄膜，来改善翘曲度值。晶背薄膜的多次沉积，不仅工艺繁琐，成本增加，而且过厚的薄膜会有容易剥离或脱落的风险。

同时，这种晶背沉积薄膜的翘曲度优化方式，并没有实质上改善半导体器件的内部应力分布。例如，在从沟道结构的底部与外部电路互连的工艺中，需要在将形成在一晶圆上的半导体器件与另一晶圆(例如，其上形成有诸如CMOS的外围电路的晶圆)键合之后，将该晶圆和形成在其晶背上的应力平衡薄膜以及沟道结构底部的部分结构去除，来暴露沟道结构的底部。随着相应结构的去除，半导体器件的内部应力发生变化，而与之键合的另一晶圆的翘曲度值也会随之增大。

发明内容

本申请提供了一种通过改善半导体器件的内部应力分布来改善其所处晶圆的翘曲度的方法。

本申请还提供了一种具有改善的内部应力的三维存储器。

根据本申请的一方面，提供了一种制备三维存储器的方法，其中，方法包括：在晶圆的第一表面上形成栅极堆叠结构、以及覆盖栅极堆叠结构的绝缘材料层，其中，栅极堆叠结构包括交替堆叠的层间绝缘层和栅极层，并且被划分成台阶区和核心区，栅极堆叠结构的核心区中贯穿有沟道结构；在绝缘材料层上形成第一应力补偿层；以及贯穿第一应力补偿层和绝缘材料层形成电连接到沟道结构或栅极层的多个连接柱。第一应力补偿层由具有高压缩应力的材料形成。

在实施方式中，第一应力补偿层由氮化硅形成。

在实施方式中，形成多个连接柱包括：形成暴露栅极层的至少一部分的栅极接触孔；形成暴露沟道结构的至少一部分的沟道接触孔；以及利用导电材料填充栅极接触孔和沟道接触孔。

在实施方式中，形成栅极接触孔包括：图案化第一应力补偿层，以在第一应力补偿层的、与待形成栅极接触孔的位置对应的位置处开口；以及利用经图案化的第一应力补偿层作为硬掩膜层，将绝缘材料层图案化。