[发明专利]一种半导体器件及其制备方法

说明书

本发明公开了一种半导体器件及其制备方法，包括衬底和位于衬底上的栅极，该衬底包括沿第一方向配置的有源区和位于有源区在第二方向两侧的隔离区，该栅极沿第二方向延伸到有源区两侧的隔离区，该栅极具有第一型掺杂离子且在对应所述有源区与隔离区的交界处具有第二型掺杂区。该第二型掺杂区的掺杂类型与该栅极中第一型掺杂离子的类型相反，因此能够减小有源区边缘的电场，即有源区边缘对应的沟道边缘区域更不容易或反型的时间更晚，所以能够抑制沟道边缘区域提前开启，即提高沟道边缘区域的电压阈值，改善Id‑Vg曲线的双驼峰现象。

技术领域

本发明总体上涉及电子器件，并且更具体的，涉及一种半导体器件及其制备方法。

背景技术

在现有的某些半导体器件中，往往需要同时具备以下晶体管：低压MOS晶体管(LowVoltage Metal Oxide Semiconductor,LVMOS)和高压MOS晶体管(High Voltage MetalOxide Semiconductor,HVMOS)。浅沟槽隔离结构(Shallow Trench Isolation,STI)是集成电路中的重要部件，STI形成在衬底中用于隔离MOS(Metal Oxide Semiconductor)晶体管之间的电连接。

在集成电路制造工艺过程中，很容易造成漏极电流-栅极电压曲线双驼峰现象。

发明内容

本发明的目的在于提供一种半导体器件及半导体器件的制备方法，旨在改善MOS的Id-Vg曲线的双驼峰现象，以解除MOS对STI角度的限制，且不用增加额外的掩模板和工艺步骤。

一方面，本发明提供一种半导体器件，包括：

衬底，包括沿第一方向配置的有源区，以及位于所述有源区在垂直所述第一方向的第二方向两侧的隔离区；

位于所述衬底上的栅极，所述栅极沿所述第二方向延伸到所述有源区两侧的所述隔离区，所述栅极具有第一型掺杂离子，且所述栅极在对应所述有源区与隔离区的交界处具有第二型掺杂区，所述第二型掺杂区的掺杂类型与所述栅极中所述第一型掺杂离子的类型相反。

进一步优选的，所述栅极包括多晶硅且所述第一型掺杂离子为N型掺杂离子，所述第二型掺杂区为P型掺杂区。

进一步优选的，所述有源区的掺杂类型为P型，所述衬底的有源区中在所述第一方向的两端分别具有N型掺杂的源极和漏极。

进一步优选的，所述栅极包括多晶硅且所述第一型掺杂离子为P型掺杂离子，所述第二型掺杂区为N型掺杂区。

进一步优选的，还包括：

与所述栅极在所述第一方向的两侧连接的侧墙，所述侧墙在对应所述有源区与所述隔离区的交界处具有所述第二型掺杂区，所述第二型掺杂区在所述第一方向延伸。

另一方面，本发明提供一种半导体器件，包括：

提供衬底，所述衬底包括沿第一方向配置的有源区，以及位于所述有源区在垂直所述第一方向的第二方向两侧的隔离区；

在所述衬底上方形成栅极，所述栅极沿所述第二方向延伸到有源区两侧的所述隔离区，所述栅极具有第一型掺杂离子，且所述栅极在对应所述有源区与隔离区的交界处具有第二型掺杂区，所述第二型掺杂区的掺杂类型与所述栅极中所述第一型掺杂离子的类型相反。

进一步优选的，所述在所述衬底上方形成栅极的步骤，包括：

形成沿所述第二方向延伸的栅极，所述栅极延伸到所述有源区两侧的所述隔离区；

向所述栅极进行所述第一型的离子注入；

在所述栅极对应所述有源区与隔离区的交界处进行所述第二型的离子注入，以形成所述第二型掺杂区。