[发明专利]基于FPGA的PCIE控制器验证方法、装置及计算机设备

说明书

本申请涉及一种基于FPGA的PCIE控制器验证方法、装置、计算机设备及存储介质，其中该装置包括：物理层传输模块，所述物理层传输模块用于将主机采集到的数据经过译码之后传送给第一速率转换模块；第一速率转换模块，所述第一速率转换模块用于将物理层传输模块输出的低位宽的PIPE接口经过非对称同步FIFO，转换成高位宽的PIPE接口给PCIE控制模块；PCIE控制模块，所述PCIE控制模块用于根据第一速率转换模块输出的信号返回对应的控制信号；第二速率转换模块，所述第二速率转换模块用于将PCIE控制模块输出的高位宽的PIPE接口经过非对称同步FIFO，转换成低位宽的PIPE接口给物理层传输模块。本发明能够实现在FPGA上验证ASIC PCIE控制器。

技术领域

本发明涉及固态硬盘技术领域，特别是涉及一种基于FPGA的PCIE控制器验证方法、装置、计算机设备及存储介质。

背景技术

计算机设备已经成为当今人们最具备生成力的实用工具，随着固态硬盘价格的下跌，固态硬盘越来越普及，NVMe SSD简称SSD(Solid State Disk或Solid State Drive)以其优越的性能更是发展迅猛，各大电脑厂商纷纷将计算机设备中的硬盘做成SSD。

目前，在对固态硬盘进行SOC芯片验证的过程中，由于EDA验证的局限性，一般会配合使用FPGA propotyping verification，由于是ASIC设计一般未对FPGA进行优化，并且FPGA速度一般都不高，但是PCIE的速度非常高，其速度过高导致无法进行验证。

发明内容

基于此，有必要针对上述技术问题，提供一种基于FPGA的PCIE控制器验证方法、装置、计算机设备及存储介质。

一种基于FPGA的PCIE控制器验证装置，所述装置包括：

物理层传输模块，所述物理层传输模块用于将主机采集到的数据经过译码之后传送给第一速率转换模块；

第一速率转换模块，所述第一速率转换模块用于将物理层传输模块输出的低位宽的PIPE接口经过非对称同步FIFO，转换成高位宽的PIPE接口给PCIE控制模块；

PCIE控制模块，所述PCIE控制模块用于根据第一速率转换模块输出的信号返回对应的控制信号；

第二速率转换模块，所述第二速率转换模块用于将PCIE控制模块输出的高位宽的PIPE接口经过非对称同步FIFO，转换成低位宽的PIPE接口给物理层传输模块。

在其中一个实施例中，所述第一速率转换模块还用于：

获取从物理层传输模块输出的125M低位宽信号；

将所述125M低位宽信号经过非对称同步FIFIO转成62.5M高位宽信号；

将62.5M高位宽信号发送至所述PCIE控制模块。

在其中一个实施例中，所述第二速率转换模块还用于：

获取从PCIE控制模块输出的62.5M高位宽信号；

将所述62.5M高位宽信号经过非对称同步FIFIO转成125M低位宽信号；

将125M低位宽信号发送至所述物理层传输模块。

在其中一个实施例中，所述物理层传输模块还用于：

将所述第二速率转换模块发送的数据经过译码转换成标准的电气信号发送给主机。

一种基于FPGA的PCIE控制器验证方法，所述方法应用于如上述任一所述的基于FPGA的PCIE控制器验证装置中，包括：

通过物理层传输模块将主机采集到的数据经过译码之后传送给第一速率转换模块；