[发明专利]基于FPGA的PCIE控制器验证方法、装置及计算机设备

权利要求书

1.一种基于FPGA的PCIE控制器验证装置，其特征在于，所述装置包括：

物理层传输模块，所述物理层传输模块用于将主机采集到的数据经过译码之后传送给第一速率转换模块；

第一速率转换模块，所述第一速率转换模块用于将物理层传输模块输出的低位宽的PIPE接口经过非对称同步FIFO，转换成高位宽的PIPE接口给PCIE控制模块；

PCIE控制模块，所述PCIE控制模块用于根据第一速率转换模块输出的信号返回对应的控制信号；

第二速率转换模块，所述第二速率转换模块用于将PCIE控制模块输出的高位宽的PIPE接口经过非对称同步FIFO，转换成低位宽的PIPE接口给物理层传输模块。

2.根据权利要求1所述的基于FPGA的PCIE控制器验证装置，其特征在于，所述第一速率转换模块还用于：

获取从物理层传输模块输出的125M低位宽信号；

将所述125M低位宽信号经过非对称同步FIFIO转成62.5M高位宽信号；

将62.5M高位宽信号发送至所述PCIE控制模块。

3.根据权利要求2所述的基于FPGA的PCIE控制器验证装置，其特征在于，所述第二速率转换模块还用于：

获取从PCIE控制模块输出的62.5M高位宽信号；

将所述62.5M高位宽信号经过非对称同步FIFIO转成125M低位宽信号；

将125M低位宽信号发送至所述物理层传输模块。

4.根据权利要求1-3任一项所述的基于FPGA的PCIE控制器验证装置，其特征在于，所述物理层传输模块还用于：

将所述第二速率转换模块发送的数据经过译码转换成标准的电气信号发送给主机。

5.一种基于FPGA的PCIE控制器验证方法，其特征在于，所述方法应用于如权利要求1-4任一所述的基于FPGA的PCIE控制器验证装置中，包括：

通过物理层传输模块将主机采集到的数据经过译码之后传送给第一速率转换模块；

第一速率转换模块将物理层传输模块输出的低位宽的PIPE接口经过非对称同步FIFO，转换成高位宽的PIPE接口给PCIE控制模块；

PCIE控制模块根据第一速率转换模块输出的信号返回对应的控制信号；

第二速率转换模块将PCIE控制模块输出的高位宽的PIPE接口经过非对称同步FIFO，转换成低位宽的PIPE接口给物理层传输模块。

6.根据权利要求5所述的基于FPGA的PCIE控制器验证方法，其特征在于，所述第一速率转换模块将物理层传输模块输出的低位宽的PIPE接口经过非对称同步FIFO，转换成高位宽的PIPE接口给PCIE控制模块的步骤还包括：

获取从物理层传输模块输出的125M低位宽信号；

将所述125M低位宽信号经过非对称同步FIFIO转成62.5M高位宽信号；

将62.5M高位宽信号发送至所述PCIE控制模块。

7.根据权利要求6所述的基于FPGA的PCIE控制器验证方法，其特征在于，所述第二速率转换模块将PCIE控制模块输出的高位宽的PIPE接口经过非对称同步FIFO，转换成低位宽的PIPE接口给物理层传输模块的步骤还包括：

获取从PCIE控制模块输出的62.5M高位宽信号；

将所述62.5M高位宽信号经过非对称同步FIFIO转成125M低位宽信号；

将125M低位宽信号发送至所述物理层传输模块。

8.根据权利要求5-7任一项所述的基于FPGA的PCIE控制器验证方法，其特征在于，所述方法还包括：

将所述第二速率转换模块发送的数据经过译码转换成标准的电气信号发送给主机。

9.一种计算机设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现权利要求5至8中任一项所述方法的步骤。

10.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求5至8中任一项所述的方法的步骤。