[发明专利]用于改进通孔集成的自组装单分子层的应用

说明书

公开了用于通过应用自组装单分子层（SAM）来制造IC结构的方法。一种示例IC结构包括：在支撑结构之上提供的三个金属化层的堆叠，其中第一金属化层包括底部金属线，第三金属化层包括顶部金属线，并且第二金属化层包括耦合在底部金属线与顶部金属线之间的通孔，其中第一电介质材料包围通孔的侧壁。一个或多个SAM的应用导致了通孔的侧壁的至少一部分被内衬有第二电介质材料，使得第二电介质材料处于第一电介质材料与所述通孔的导电材料之间，其中第二电介质材料的介电常数高于第一电介质材料的介电常数并且低于大约6。

技术领域

本公开总体上涉及半导体器件领域，并且更具体地，涉及具有集成通孔的金属化堆叠。

背景技术

在过去的几十年里，集成电路中的特征的缩放（scale）一直是不断发展的半导体行业背后的驱动力。缩放到越来越小的特征使得能够实现在半导体芯片的有限实际空间上的功能单元的密度增加。例如，缩小晶体管的大小允许在芯片上并入增加数量的存储器或逻辑器件，从而导致制造出具有增加容量的产品。然而，对不断增加的容量的驱动并非没有问题。优化每个器件和每个互连的性能的必要性变得越来越重要。

附图说明

通过结合附图的以下详细描述，实施例将容易被理解。为了便于该描述，相同的附图标记标示相同的结构元件。在附图的图中，以示例的方式而非限制的方式图示了实施例。

图1A-1B提供了根据一些实施例的在金属化堆叠中使用自组装单分子层（monolayer）（SAM）来对通孔进行集成的示例方法的流程图。

图2A-2M图示了根据一些实施例的根据图1A-1B的方法的示例集成电路（IC）结构的制造中的各个阶段处的自顶向下视图和截面侧视图。

图3A和3B分别是根据各种实施例的晶圆和管芯的俯视图，该晶圆和管芯可以包括其中应用了SAM以用于改进通孔集成的一个或多个金属化堆叠。

图4是根据各种实施例的IC封装的截面侧视图，该IC封装可以包括其中应用了SAM以用于改进通孔集成的一个或多个金属化堆叠。

图5是根据各种实施例的IC器件组装件的截面侧视图，该IC器件组装件可以包括其中应用了SAM以用于改进通孔集成的一个或多个金属化堆叠。

图6是根据各种实施例的示例计算设备的框图，该示例计算设备可以包括其中应用了SAM以用于改进通孔集成的一个或多个金属化堆叠。

具体实施方式

概述

本公开的系统、方法和器件均具有若干个创新方面，其中没有单个的一个创新方面单独地负责本文中公开的所有合期望的属性。本说明书中描述的主题的一个或多个实现方式的细节在下面的描述和附图中被阐述。

出于说明如本文中所描述的那样在其中应用了SAM以用于后段制程（BEOL）中的改进通孔集成的金属化堆叠的目的，首先理解在IC制造期间可能起作用的现象可能是有用的。以下基本信息可以被视为可根据其来适当解释本公开的基础。提供这种信息仅仅是出于解释的目的，并且因此不应当以任何方式将这种信息解释为限制本公开的宽泛范围及其潜在应用。

IC通常包括在本领域中被称为互连的导电微电子结构，用以提供各种组件之间的电连接性。在该情境中，术语“金属化堆叠”可以用于描述导电线（有时被称为“金属线”）的层的堆叠序列，除了在它们可能需要电连接的时候/地方之外，这些导电线彼此电绝缘。在典型的金属化堆叠中，金属化堆叠的不同层的金属线之间的电连接借助于被填充有一种或多种导电材料的通孔来实现，该通孔在基本上垂直于金属线的平面的方向上延伸（即，如果金属线的平面被认为是水平平面，则该通孔在垂直方向上延伸）。因此，这种通孔集成在金属化堆叠内。