[发明专利]三维存储器及其制备方法

说明书

本申请提供了一种三维存储器及其制备方法。该方法包括：在衬底上形成第一绝缘层，并在第一绝缘层的第一部分上依次形成半导体层和叠层结构；形成贯穿叠层结构并与半导体层电耦合的存储串结构；形成穿过第一绝缘层的第二部分的第一接触结构；去除衬底，以暴露第一接触结构；以及形成与第一接触结构连接的第一焊盘结构。该方法简化了三维存储器的制备工艺，增加了后段制程工艺的工艺窗口，并且与在背侧形成共源极拾取区的工艺兼容。

技术领域

本申请涉及半导体技术领域，更具体地，涉及三维存储器及其制备方法。

背景技术

在基于Xtacking架构的三维存储器(3D NAND)中，负责数据I/O及记忆单元操作的外围电路形成于同一衬底上，而存储串结构形成于另一衬底上。当两个半导体结构各自制备完成后，通过将两个半导体结构键合连接，以使存储串结构和外围电路接通。另外，还需要在具有存储串结构的半导体结构或者具有外围电路的半导体结构的衬底背侧形成金属层，这些金属层用于形成焊盘结构。

在现有技术中，在形成Xtacking架构的三维存储器的工艺过程中，形成存储串结构和焊盘结构的工艺复杂度高，不利于实际生产需求。因此提供一种工艺简单、复杂度低的三维存储器的制备方法以及三维存储器是目前亟待解决的技术问题之一。

发明内容

本申请提供了一种三维存储器的制备方法，该方法包括：在衬底上形成第一绝缘层，并在第一绝缘层的第一部分上依次形成半导体层和叠层结构；形成贯穿叠层结构并与半导体层电耦合的存储串结构；形成穿过第一绝缘层的第二部分的第一接触结构；去除衬底，以暴露第一接触结构；以及形成与第一接触结构连接的第一焊盘结构。

在一些实施方式中，第二绝缘层形成于第一绝缘层的第二部分上，其中，形成穿过第一绝缘层的第二部分的第一接触结构的步骤可包括：形成穿过第二绝缘层和第一绝缘层的第二部分的第一接触结构。

在一些实施方式中，形成贯穿叠层结构并与半导体层电耦合的存储串结构的步骤可包括：形成贯穿叠层结构并延伸至半导体层的开孔，以暴露半导体层；在开孔的侧壁上形成功能层；在功能层的表面和半导体层的暴露于开孔的部分上形成沟道层；以及在沟道层的靠近半导体层的部分形成掺杂区。

在一些实施方式中，去除衬底，以暴露第一接触结构的步骤之后，该方法还可包括：形成贯穿第一绝缘层的第一部分并与半导体层连接的第二接触结构；以及形成与第二接触结构连接的第二焊盘结构。

在一些实施方式中，去除衬底，以暴露第一接触结构的步骤之前，该方法还可包括：形成与存储串结构和/或第一接触结构电耦合的互连层。

在一些实施方式中，三维存储器包括外围电路半导体结构，其中，形成与存储串结构和/或第一接触结构电耦合的互连层的步骤之后，该方法还可包括：在互连层上键合连接外围电路结构半导体结构。

在一些实施方式中，半导体层可为N型掺杂的多晶硅层。

本申请还提供了一种三维存储器。该三维存储器包括第一半导体结构，包括：第一绝缘层；半导体层，位于第一绝缘层的第一部分上；叠层结构，位于半导体层上；存储串结构，贯穿叠层结构并与半导体层电耦合；第一接触结构；以及第一焊盘结构；其中，半导体层、叠层结构以及存储串结构位于绝缘层的第一侧，第一接触结构从第一侧穿过第一绝缘层的第二部分，第一焊盘结构位于与第一侧相对的第二侧并与第一接触结构连接。

在一些实施方式中，该第一半导体结构还包括：第二绝缘层，位于第一绝缘层的第二部分上，其中，第一接触结构可穿过第二绝缘层和第一绝缘层的第二部分。

在一些实施方式中，存储串结构可包括沿其径向方向由外向内的功能层和沟道层，沟道层延伸至半导体层中，并且沟道层的靠近半导体层的部分可具有掺杂区。

在一些实施方式中，该第一半导体结构还可包括：第二接触结构，贯穿绝缘层的第一部分，并与半导体层连接；以及第二焊盘结构，位于第二侧，并与第二接触结构连接。