[发明专利]三维存储器及其制备方法

权利要求书

1.一种三维存储器的制备方法，其特征在于，包括：

在衬底上形成第一绝缘层，并在所述第一绝缘层的第一部分上依次形成半导体层和叠层结构；

形成贯穿所述叠层结构并与所述半导体层电耦合的存储串结构；

形成穿过所述第一绝缘层的第二部分的第一接触结构；

去除所述衬底，以暴露所述第一接触结构；以及

形成与所述第一接触结构连接的第一焊盘结构。

2.根据权利要求1所述的制备方法，其特征在于，第二绝缘层形成于所述第一绝缘层的第二部分上，其中，形成穿过所述第一绝缘层的第二部分的第一接触结构的步骤包括：

形成穿过所述第二绝缘层和所述第一绝缘层的第二部分的第一接触结构。

3.根据权利要求1所述的制备方法，其特征在于，形成贯穿所述叠层结构并与所述半导体层电耦合的存储串结构的步骤包括：

形成贯穿所述叠层结构并延伸至所述半导体层的开孔，以暴露所述半导体层；

在所述开孔的侧壁上形成功能层；

在所述功能层的表面和所述半导体层的暴露于所述开孔的部分上形成沟道层；以及

在所述沟道层的靠近所述半导体层的部分形成掺杂区。

4.根据权利要求1或2所述的制备方法，其特征在于，去除所述衬底，以暴露所述第一接触结构的步骤之后，所述方法还包括：

形成贯穿所述第一绝缘层的第一部分并与所述半导体层连接的第二接触结构；以及

形成与所述第二接触结构连接的第二焊盘结构。

5.根据权利要求4所述的制备方法，其特征在于，去除所述衬底，以暴露所述第一接触结构的步骤之前，所述方法还包括：

形成与所述存储串结构和/或所述第一接触结构电耦合的互连层。

6.根据权利要求5所述的制备方法，其特征在于，所述三维存储器包括外围电路半导体结构，其中，形成与所述存储串结构和/或所述第一接触结构电耦合的互连层的步骤之后，所述方法还包括：

在所述互连层上键合连接所述外围电路半导体结构。

7.根据权利要求1或6所述的制备方法，其特征在于，所述半导体层为N型掺杂的多晶硅层。

8.一种三维存储器，其特征在于，所述三维存储器包括第一半导体结构，包括：

第一绝缘层；

半导体层，位于所述第一绝缘层的第一部分上；

叠层结构，位于所述半导体层上；

存储串结构，贯穿所述叠层结构并与所述半导体层电耦合；

第一接触结构；以及

第一焊盘结构；

其中，所述半导体层、所述叠层结构以及所述存储串结构位于所述第一绝缘层的第一侧，所述第一接触结构从所述第一侧穿过所述第一绝缘层的第二部分，所述第一焊盘结构位于与所述第一侧相对的第二侧并与所述第一接触结构连接。

9.根据权利要求8所述的三维存储器，其特征在于，所述第一半导体结构还包括：

第二绝缘层，位于所述第一绝缘层的第二部分上，其中，所述第一接触结构穿过所述第二绝缘层和所述第一绝缘层的第二部分。

10.根据权利要求8所述的三维存储器，其特征在于，所述存储串结构包括沿其径向方向由外向内的功能层和沟道层，所述沟道层延伸至所述半导体层中，并且所述沟道层的靠近所述半导体层的部分具有掺杂区。

11.根据权利要求8所述的三维存储器，其特征在于，所述第一半导体结构还包括：

第二接触结构，贯穿所述第一绝缘层的第一部分，并与所述半导体层连接；以及

第二焊盘结构，位于所述第二侧，并与所述第二接触结构连接。

12.根据权利要求8所述的三维存储器，其特征在于，所述三维存储器还包括与所述第一半导体结构键合连接的外围电路半导体结构。