[发明专利]具有堆叠单光子雪崩二极管（SPAD）像素阵列的晶体管集成

说明书

本公开涉及具有堆叠单光子雪崩二极管(SPAD)像素阵列的晶体管集成。本文公开了使用具有单光子雪崩二极管(SPAD)的像素阵列的光电检测器。该像素阵列可具有包括用于每个SPAD的一个或多个控制晶体管的配置，该一个或多个控制晶体管与像素并置在同一芯片或晶圆上，并且位于晶圆的与像素阵列的聚光表面相对的表面上。该控制晶体管可被定位或配置用于与键合到像素阵列的晶圆的逻辑芯片互连。该像素可形成于具有掺杂梯度的衬底中。该控制晶体管可被定位在SPAD上或SPAD内，或者与SPAD相邻但与SPAD隔离。各个SPAD与相应控制晶体管之间的隔离可利用浅沟槽隔离区或深沟槽隔离区。

相关申请的交叉引用

本申请是2020年9月25日提交的美国临时专利申请第63/083262号的非临时性申请，并且根据35U.S.C.§119(e)要求该美国临时专利申请的权益，其内容如同在本文中完全公开一样以引用方式并入本文。

技术领域

本公开整体涉及包括像素阵列的图像传感器，该像素阵列具有单光子雪崩二极管(SPAD)作为其光电检测器、聚光元件或光检测元件。

背景技术

电子成像或相机设备现在普遍用于各种类型的电子设备，诸如移动电话、平板电脑或台式计算机、个人数字助理等。这些成像设备可使用各个聚光传感器的阵列，或仅使用像素阵列。该像素通常是基于半导体的，并且将所接收的光转换成电信号，该电信号被处理以产生总图像的相应部分。

每个单独的像素可与控制像素的光感测或成像操作的相关联的电路(例如，电源线、控制电子器件诸如淬灭或选通晶体管以及其他部件或电路)连接。如何布置像素的相关联的电路和聚光半导体部分可影响像素的聚光能力。如何布置像素的相关联的电路和聚光半导体部分可更好地利用或确定包括在电子成像或相机设备中的晶圆的数量。在一些实施方案中，像素阵列可被实现为第一晶圆的一部分，其中相关联的电路被实现在第二晶圆上，第一晶圆随后接合到该第二晶圆。在其他实施方案中，像素阵列可被实现为第一晶圆的一部分并且与包含用于像素的控制或其他电路部件的第二晶圆键合或接合，并且第二晶圆可与包含供电和逻辑部件以及电路的第三晶圆键合或接合。

发明内容

本发明内容提供用于以简化形式介绍一系列概念，这些概念在下文的具体实施方式中进一步描述。本发明内容并非意图识别要求保护的主题的关键特征或基本特征，也不意图用作确定要求保护的主题的范围的辅助手段。

本文公开了用于光电检测器、光传感器或图像传感器的设备、系统和结构、它们的内部部件以及那些内部部件的布置。图像传感器可包括像素阵列，其中光电检测器包括单光子雪崩二极管(SPAD)。图像传感器可通过连接或键合一个或多个单独制造的晶圆或芯片诸如像素晶圆以及逻辑和/或控制电路晶圆来形成。

各种具体实施和实施方案涉及SPAD的内部结构以及用于SPAD的各种供电和/或控制晶体管的定位。某些供电和控制晶体管可邻近其相应的SPAD放置在像素晶圆上，或者在一些实施方案中，单独放置在专用晶圆上。

更具体地，第一组实施方案公开了像素阵列的结构。一个或多个像素可包括SPAD，以及形成在像素内并与SPAD可操作地连接的一个或多个控制晶体管。该控制晶体管可形成于像素阵列的半导体衬底中，其中像素与像素的顶表面相邻，该顶表面与像素的聚光表面相对。该像素可定位在隔离壁之间，该隔离壁至少部分地从像素的顶表面延伸到像素的聚光表面。该SPAD的阳极层可形成在半导体衬底内，并且该衬底可形成有掺杂梯度。第一系列内的具体实施方案描述了具有一个、两个或三个控制晶体管的实施方案。