[发明专利]具有堆叠单光子雪崩二极管（SPAD）像素阵列的晶体管集成

权利要求书

1.一种像素阵列中的像素，所述像素包括：

隔离壁，所述隔离壁形成所述像素的侧面并且在所述像素阵列的顶表面与所述像素阵列的跟所述顶表面相对的聚光表面之间至少部分地延伸穿过所述像素阵列的半导体衬底；

单光子雪崩二极管SPAD，所述SPAD包括：

阴极层，所述阴极层与所述顶表面相邻；和

阳极层，所述阳极层位于所述半导体衬底内并邻接所述阴极层的与所述顶表面相对的一侧；

控制晶体管，所述控制晶体管与所述顶表面相邻并与所述SPAD电连接。

2.根据权利要求1所述的像素，其中：

所述控制晶体管是第一控制晶体管；

所述像素还包括第二控制晶体管；

所述第一控制晶体管是选通晶体管；

所述第二控制晶体管是电连接到所述SPAD的淬灭晶体管。

3.根据权利要求2所述的像素，还包括从所述顶表面至少部分地延伸到所述半导体衬底中的浅沟槽隔离材料；其中：

所述浅沟槽隔离材料将所述像素的第一区、所述像素的第二区和所述像素的第三区分开；

所述淬灭晶体管形成于所述第一区内；

所述SPAD的所述阳极层和所述阴极层至少部分地形成于所述第二区中；并且

所述选通晶体管形成于所述第三区内。

4.根据权利要求3所述的像素，其中：

所述选通晶体管是nMOS晶体管；

所述第一区包括n型阱区；并且

所述第三区包括：

深n型阱区；和

形成于所述深n型阱区内的p型阱区。

5.根据权利要求3所述的像素，其中：

所述选通晶体管是第一pMOS晶体管；

所述淬灭晶体管是第二pMOS晶体管；

所述第一区包括第一n型阱区；

所述第三区包括第二n型阱区；

所述淬灭晶体管形成于所述第一n型阱区内；并且

所述选通晶体管形成于所述第二n型阱区内。

6.根据权利要求2所述的像素，还包括：

p型阱区；和

与所述p型阱区分开的深p型阱区；其中：

所述深p型阱区包括内部n型阱区；

所述淬灭晶体管是形成于所述内部n型阱区内的pMOS晶体管；并且

所述选通晶体管是形成于所述p型阱区内的nMOS晶体管。

7.根据权利要求2所述的像素，还包括：

第一p型阱区；和

第二p型阱区；其中：

所述淬灭晶体管是形成于所述第一p型阱区内的第一nMOS晶体管；并且

所述选通晶体管是形成于所述第二p型阱区内的第二nMOS晶体管。

8.根据权利要求2所述的像素，还包括：

第一深n型阱区，所述第一深n型阱区包括第一p型阱区；

第二深n型阱区，所述第二深n型阱区包括第二p型阱区；其中：

所述半导体衬底是n型；

所述淬灭晶体管是形成于所述第一p型阱区中的第一nMOS晶体管；

所述选通晶体管是形成于所述第二p型阱区中的第二nMOS晶体管。

9.根据权利要求1所述的像素，其中：

所述控制晶体管是第一控制晶体管；

所述像素还包括第二控制晶体管；

所述像素还包括第三控制晶体管；

所述第一控制晶体管是电连接在第一电压源和所述SPAD的阴极之间的淬灭晶体管；

所述第二控制晶体管是再充电晶体管；

所述第三控制晶体管是选通晶体管；

所述再充电晶体管在公共节点处与所述选通晶体管串联连接在第二电压源和第三电压源之间；并且

所述SPAD的所述阴极连接到所述公共节点。