[发明专利]一种低表面漏电流的探测器及其制作方法

说明书

本发明提供一种低表面漏电流的探测器，包括InP衬底，在InP衬底上依次生长有通过蚀刻形成的隔离台与P台。所述衬底、隔离台与P台的上表面以及隔离台、P台的侧面依次生长有第一钝化层与第二钝化层。所述隔离台的上表面设有穿过所述第一钝化层与第二钝化层的n型接触金属环，在所述P台上表面设有穿过所述第一钝化层与第二钝化层的p型接触金属环。本发明用复合钝化层（复合钝化层由下至上为半绝缘InP或InAlAs与介质膜钝化层）代替传统介质膜钝化层对探测器进行钝化，减少了钝化层与半导体界面之间的缺陷与界面态，有利于减小器件的漏电流。

技术领域

本发明属于芯片制造技术领域，尤其涉及一种低表面漏电流的探测器及其制作方法。

背景技术

现有的台面型PD（光电二极管探测器）、台面型APD（雪崩光电二极管探测器）在台面刻蚀工艺完成后，其台面及侧面存在着大量的悬挂键及表面缺陷，这些悬挂键及缺陷会增大器件的表面漏电流。漏电流是表征探测器性能的最重要参数之一，它的大小直接影响了器件的性能。台面钝化工艺可起到降低表面漏电流的作用。

常规的台面钝化主要通过在台面沉积介质膜（SiO₂或SiNx）来实现。以在InP基衬底探测器台面沉积介质膜钝化层为例，传统介质膜钝化层为SiO₂或SiN_x材料，其晶格常数与InP存在着巨大差异。虽然仍可起到钝化作用，但SiO₂或SiN_x介质膜与PD台面侧壁间还是会存在大量的悬挂键。另外，通过等离子增强化学气相沉积（PECVD）在台面侧壁沉积介质膜的过程也会对台面及其侧壁造成损伤。

因此，常规钝化方式制作出来的探测器仍然面临着表面缺陷及悬挂键的问题，表面特性需要进一步改善。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种低表面漏电流的探测器。

为实现上述目的及其他相关目的，本发明提供一种低表面漏电流的探测器，包括InP衬底，在InP衬底上依次生长有通过蚀刻形成的隔离台与P台。所述衬底、隔离台与P台的上表面以及隔离台、P台的侧面依次生长有第一钝化层与第二钝化层。所述隔离台的上表面设有穿过所述第一钝化层与第二钝化层的n型接触金属环，在所述P台上表面设有穿过所述第一钝化层与第二钝化层的p型接触金属环。

进一步，所述隔离台的直径比P台的直径大10-50um；

更进一步，所述隔离台由下至上依次为InP缓冲层、N型掺杂InP层、N型掺杂接触层；所述P台由下至上依次为腐蚀截止层、光吸收层、过渡层、P型帽层、P型掺杂接触层。

再进一步，所述InP缓冲层为N型掺杂，掺杂原子为Si，且掺杂浓度大于1e18cm^-3，厚度在200-500nm；所述N型掺杂InP层掺杂原子为Si，且掺杂浓度大于1e18cm^-3，厚度大于1.5um；所述N型掺杂接触层为InGaAs材料，厚度为20-50nm，掺杂原子为Si，且掺杂浓度大于1e19cm^-3；

再进一步，所述腐蚀截止层为N型掺杂InP材料，厚度为20-50nm，掺杂原子为Si，且掺杂浓度大于1e18cm^-3；所述光吸收层为本征InGaAs材料，厚度为500-2000nm；所述过渡层为P型掺杂InGaAsP材料，厚度为20-50nm，掺杂原子为Zn且掺杂浓度大于1e18cm^-3；所述P型帽层为P型掺杂InP材料，厚度为300-400nm，掺杂原子为Zn，且掺杂浓度大于1e18cm^-3；所述P型掺杂接触层为P型掺杂InGaAs材料，厚度为20-100nm，掺杂原子为Zn，且掺杂浓度大于1e18cm^-3；