[发明专利]一种低表面漏电流的探测器及其制作方法

权利要求书

1.一种低表面漏电流的探测器，包括InP衬底，在InP衬底上依次生长有通过蚀刻形成的隔离台与P台，其特征在于：衬底、隔离台与P台的上表面以及隔离台、P台的侧面依次生长有第一钝化层与第二钝化层，隔离台的上表面设有穿过所述第一钝化层与第二钝化层的n型接触金属环，在P台上表面设有穿过所述第一钝化层与第二钝化层的p型接触金属环，所述第一钝化层为半绝缘InP或InAlAs，厚度为20-100nm，掺杂原子为Fe、Ti、V、Cr、Mn、Co、Ni、Au、Rh、Hf、Zr、Ru、Cu或Os，且掺杂浓度范围为0.5-1.5e17cm^-3，所述第二钝化层为氮化硅或氧化硅，厚度为200-500nm，所述隔离台由下至上依次为InP缓冲层、N型掺杂InP层、N型掺杂接触层；所述P台由下至上依次为腐蚀截止层、光吸收层、过渡层、P型帽层、P型掺杂接触层。

2.如权利要求1所述的一种低表面漏电流的探测器，其特征在于：所述隔离台的直径比所述P台的直径大10-50um。

3.如权利要求1所述的一种低表面漏电流的探测器，其特征在于：所述InP缓冲层为N型掺杂，掺杂原子为Si，且掺杂浓度大于1e18cm^-3，厚度在200-500nm；所述N型掺杂InP层掺杂原子为Si，且掺杂浓度大于1e18cm^-3，厚度大于1.5um；所述N型掺杂接触层为InGaAs材料，厚度为20-50nm，掺杂原子为Si，且掺杂浓度大于1e19cm^-3。

4.如权利要求1所述的一种低表面漏电流的探测器，其特征在于：所述腐蚀截止层为N型掺杂InP材料，厚度为20-50nm，掺杂原子为Si，且掺杂浓度大于1e18cm^-3；所述光吸收层为本征InGaAs材料，厚度为500-2000nm；所述过渡层为P型掺杂InGaAsP材料，厚度为20-50nm，掺杂原子为Zn且掺杂浓度大于1e18cm^-3；所述P型帽层为P型掺杂InP材料，厚度为300-400nm，掺杂原子为Zn，且掺杂浓度大于1e18cm^-3；所述P型掺杂接触层为P型掺杂InGaAs材料，厚度为20-100nm，掺杂原子为Zn，且掺杂浓度大于1e18cm^-3。

5.一种低表面漏电流的探测器的制作方法，包括如下步骤：

步骤S401、在InP衬底上使用金属有机化学气相沉积法依次生长出InP缓冲层、N型掺杂InP层、N型掺杂接触层、腐蚀截止层、光吸收层、过渡层、P型帽层、P型掺杂接触层；

步骤S402、通过增强等离子化学气相沉积方法、光刻与反应离子刻蚀工艺形成P台蚀刻掩膜SiNx；

步骤S403、通过电感耦合等离子体刻蚀与湿法蚀刻工艺形成P台；

步骤S404、通过光刻与化学腐蚀工艺形成隔离台，腐蚀深度大于1.5um；

步骤S405、通过金属有机化学气相沉积法，在InP衬底、隔离台、P台的上表面以及隔离台、P台的侧面沉积厚度为50nm的第一钝化层，第一钝化层掺杂原子为Fe，掺杂浓度为1e17cm^-3；

步骤S406、通过增强等离子化学气相沉积方法，在第一钝化层上沉积第二钝化层；

步骤S407、通过光刻工艺、反应离子刻蚀工艺对P台、隔离台上表面的第二钝化层进行刻蚀，通过化学腐蚀对P台、隔离台上表面的第一钝化层进行刻蚀，刻蚀出p型接触区与n型接触区；

步骤S408、通过光刻工艺、电子束蒸发Ti、Pt、Au金属层工艺和剥离工艺，在P型接触区形成p型接触金属环，n型接触区形成n型接触金属环。