[发明专利]用于芯片的输入参数测试电路及方法

权利要求书

1.一种用于芯片的输入参数测试电路，所述测试电路包含在所述芯片中，其特征在于，包括多个串联的测试单元，每个测试单元包括：

第一端，连接封装管脚或未封装管脚；

第二端，连接上一级测试单元的输出；

控制模块，用于在初始化阶段，将连接所述封装管脚的测试单元设置为激活状态，将连接未封装管脚的测试单元设置为旁路状态；

所述控制模块包括PMOS管、锁存器、与非门和多路选择器，在初始化阶段，测试机在所述封装管脚上施加逻辑低电平，所述PMOS管将所述未封装管脚拉高到逻辑高电平；所述锁存器锁定所述封装管脚和所述未封装管脚的状态，同时通过输出端控制与所述封装管脚连接的所述测试单元的锁存器为激活状态，与所述未封装管脚连接的所述测试单元的锁存器为旁路状态；所述PMOS管的源极连接所述第一端，所述PMOS管的栅极 连接所述锁存器的第一输出端，所述PMOS管的源极连接高电平；所述锁存器的输入端连接所述第一端，所述锁存器的第二输出端连接所述多路选择器的选择端；所述与非门的第一输入端连接所述第一端，所述与非门的第二输入端连接所述第二端，所述与非门的输出端连接所述多路选择器的第一输入端；所述多路选择器的第二输入端连接所述第二端；所述多路选择器的输出端为所述测试单元的输出端。

2.根据权利要求1所述的用于芯片的输入参数测试电路，其特征在于，在初始化后，利用设置为激活状态的测试单元，对封装管脚进行测试。

3.一种芯片，其特征在于，包括如权利要求1-2中任一项所述的输入参数测试电路。