[发明专利]SG SOI半导体器件建模方法

说明书

本发明涉及SG SOI半导体器件建模方法，包括以下步骤：通过脚本构建SG SOI半导体器件的数学模型；将脚本导入到电路模拟器中；通过获取脚本内数学模型内的半导体器件参数信息，得到SG SOI半导体器件的半导体器件模型，实现半导体器件的建模。本发明的SG SOI半导体器件建模方法利用抛物线近似与摄动方法计算所述沟道表面势、载流子子带能级与各参数的关系，解决现有技术中模型无法描述弹道输运、量子限制效应的难点，进而帮助改善电路设计的仿真验证，为芯片设计提供支持；同时满足高效电路设计开发的需求，为半导体工艺开发提供方向。

技术领域

本发明涉及建模领域，特别是涉及一种SG SOI半导体器件建模方法。

背景技术

随着半导体工业的快速发展、半导体器件工艺与结构的不断更新，各类高性能、高可靠的半导体器件应运而生。随着器件尺寸的精细化，由于离散杂质波动、短沟道效应及阈值电压的降低等而引起的器件特性的恶化变得越发显著。在传统的体硅MOSFET中，通过提高基板杂质浓度，能够实现源/漏极-体间接合附近耗尽层宽度的减小，进而抑制短沟道效应。由于在体硅MOSFET中来自源漏极的电力线通过源漏极结的耗尽层区域传播到沟道区域，并影响沟道内的静电势分布。在器件沟道长度进入小于20nm领域的同时，导致栅极对器件沟道内的静电控制能力不断下降，阈值电压的下降、DIBL效果等短沟道效应成为必须考虑的重点。因此，随着器件精细化的进一步推进，需要提出抑制短沟道效应的新结构MOSFET。SG SOI(Surrounding gate silicon on insulator)半导体器件的计算模型被广泛地应用在半导体工业制造与设计环节中，由于其可灵活地调配各个物理工艺参数，即可以满足产业链上游芯片设计的需求，也可以反馈并指导产业链下游工艺线的改进。SG SOI技术可以被大量地应用在低电压、低功耗的射频集成电路设计当中。SG SOI结构的半导体器件由于其优越的静电控制被大众所期待。利用适当的建模与数值计算仿真，能够预测器件的行为与特性。然而，目前为止已开发了各种数值仿真器，这样的数值计算需要庞大的时间，无法适用于大规模的电路仿真器的计算当中。因此，亟待开发出同时满足计算精度与计算效率的解析式物理模型。

在目前的半导体工业芯片设计环节中，由解析式表达的物理数值计算的集约建模工作变得必不可少。在短沟道器件中，弹道输运效应越发显现并起到主导作用。短沟道纳米尺寸CMOS器件的物理集约建模内容包括：(1)弹道输运效应的导入；(2)量子限制效应的导入；(3)交流特性的导入。为了精确高效地得到SG SOI半导体器件的电气特性，需要针对SGSOI半导体器件特性进行解析集约建模计算。实现所述SG SOI半导体器件的解析集约模型满足在宽几何结构范围与宽偏置电压范围下，相关电气参数计算的高精度、高效率的建模要求。

因此，如何在器件特征效应的有效条件范围内，短沟道器件结构范围内建立可描述基于量子传输特征的弹道输运效应，具有宽范围物理参数缩放功能以助于改善电路设计的仿真验证，且适用于大规模集成电路仿真的高效高精度计算建模以满足高效电路设计开发需求的方法已成为本领域技术人员亟待解决的问题之一。

发明内容

鉴于以上所述短沟道器件技术的需要，本发明的目的在于提供一种SG SOI 半导体器件建模方法，用于解决现有技术中模型无法描述基于量子传输特征的弹道输运效应，不具有宽范围物理参数缩放功能，无法帮助改善电路设计的仿真验证，且难以满足大规模集成电路仿真的高效高精度计算建模以及高效电路设计开发的需求等问题。

本发明为实现上述目的所采用的技术方案是：SG SOI半导体器件建模方法，包括以下步骤：

通过脚本构建SG SOI半导体器件的数学模型；

将脚本导入到电路模拟器中；

通过获取脚本内数学模型内的半导体器件参数信息，得到SG SOI半导体器件的半导体器件模型，实现半导体器件的建模。

所述SG SOI半导体器件的数学模型为长沟道的N型SG SOI金属氧化物半导体场效应管的数学模型：