[发明专利]管芯堆叠结构及其制造方法

说明书

一种管芯堆叠结构包括内连结构、逻辑管芯、控制管芯、第一绝缘包封体、虚设管芯、存储器立方体及第二绝缘包封体。逻辑管芯电连接到内连结构。逻辑管芯包括第一介电接合结构。控制管芯在侧向上与逻辑管芯隔开且电连接到内连结构。第一绝缘包封体在侧向上包封逻辑管芯及控制管芯。虚设管芯堆叠在逻辑管芯上，逻辑管芯位于内连结构与虚设管芯之间，虚设管芯包括第二介电接合结构，且接合界面位于第一介电接合结构与第二介电接合结构之间。存储器立方体堆叠在控制管芯上且电连接到控制管芯，其中控制管芯位于内连结构与存储器立方体之间。第二绝缘包封体在侧向上包封虚设管芯及存储器立方体。

技术领域

本发明的实施例涉及管芯堆叠结构及其制造方法。

背景技术

在各种电子装置(例如手机及其他移动电子设备)中使用的半导体器件及集成电路通常在单个半导体衬底上制造。晶片的多个管芯可以晶片级与其他半导体器件或管芯一起被处理及封装，且已开发出用于晶片级封装的各种技术及应用。多个半导体器件的集成已成为所述领域中的挑战。

发明内容

本发明实施例的一种管芯堆叠结构，包括：内连结构、逻辑管芯、控制管芯、第一绝缘包封体、虚设管芯、存储器立方体以及第二绝缘包封体。所述逻辑管芯电连接到所述内连结构，其中所述逻辑管芯包括第一介电接合结构。所述控制管芯在侧向上与所述逻辑管芯隔开且电连接到所述内连结构。所述第一绝缘包封体在侧向上包封所述逻辑管芯及所述控制管芯。所述虚设管芯堆叠在所述逻辑管芯上，其中所述逻辑管芯位于所述内连结构与所述虚设管芯之间，所述虚设管芯包括第二介电接合结构，且接合界面位于所述第一介电接合结构与所述第二介电接合结构之间。所述存储器立方体堆叠在所述控制管芯上且电连接到所述控制管芯，其中所述控制管芯位于所述内连结构与所述存储器立方体之间。所述第二绝缘包封体在侧向上包封所述虚设管芯及所述存储器立方体。

本发明实施例的一种管芯堆叠结构，包括：内连结构、逻辑管芯、控制管芯、第一绝缘包封体、虚设管芯、存储器立方体以及第二绝缘包封体。所述内连结构包括第一接合结构。所述逻辑管芯堆叠在所述内连结构上且包括第二接合结构，其中所述逻辑管芯通过所述第二接合结构及所述第一接合结构电连接到所述内连结构，且第一混合接合界面位于所述第二接合结构与所述第一接合结构之间。所述控制管芯堆叠在所述内连结构上且包括第三接合结构，其中所述控制管芯通过所述第三接合结构及所述第一接合结构电连接到所述内连结构，所述第一混合接合界面位于所述第三接合结构与所述第一接合结构之间，且所述控制管芯与所述逻辑管芯并排地设置。所述第一绝缘包封体在侧向上包封所述逻辑管芯及所述控制管芯。所述虚设管芯堆叠在所述逻辑管芯上。所述存储器立方体堆叠在所述控制管芯上且电连接到所述控制管芯。所述第二绝缘包封体在侧向上包封所述虚设管芯及所述存储器立方体。

本发明实施例的一种管芯堆叠结构的制造方法，包括以下步骤：在半导体衬底上形成内连结构；将逻辑管芯及控制管芯通过混合接合工艺电连接到所述内连结构；将虚设管芯接合到所述逻辑管芯；将存储器立方体通过另一混合接合工艺电连接到所述控制管芯；执行包封工艺，以包封所述逻辑管芯、所述控制管芯、所述虚设管芯及所述存储器立方体；从所述内连结构移除所述半导体衬底；以及执行单体化工艺以切割所述内连结构，从而形成所述管芯堆叠结构。

附图说明

结合附图阅读以下详细说明，会最好地理解本公开的各个方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为使论述清晰起见，可任意增大或减小各种特征的尺寸。

图1是根据本公开一些实施例的管芯堆叠结构的示意性剖视图。

图2是根据本公开一些实施例的管芯堆叠结构的简化俯视图。

图3A到图3L是根据本公开一些实施例的管芯堆叠结构的制造方法中的各个阶段的示意性剖视图。

图4是根据本公开一些替代实施例的管芯堆叠结构的制造方法中的中间阶段的示意性剖视图。