[发明专利]用于采集超宽带无线信号的系统及其方法

说明书

本发明涉及一种用于采集超宽带无线信号的系统，包括抗混叠滤波器，用于进行抗混叠处理；ADC通信单元用于将数据传输至FPGA；JESD204B双核同步单元，用于通过两个FIFO单元进行跨时钟域数据传输；数据缓存单元，实现定时定量的连续数据缓存；DSP数据处理单元，用于对缓存数据进行连续读取，并进行数字下变频及滤波处理；处理数据缓存单元将处理得到的IQ数据缓存在DDR4存储器。本发明还涉及一种用于采集超宽带无线信号的方法。采用了本发明的用于采集超宽带无线信号的系统及其方法，充分利用硬件电路提供的存储单元，将空间资源变换为时间资源，保证超大带宽信号数据流的可靠存储和访问。通过缓存的方式，等比例改变数字下变频时钟，降低了高速信号处理的难度。

技术领域

本发明涉及宽带无线通信领域，尤其涉及数字通信逻辑设计领域，具体是指一种用于采集超宽带无线信号的系统及其方法。

背景技术

当前，高速FPGA运行主时钟一般不超过400MHz，大部分FPGA逻辑设计，运行时钟集中在300MHz以下。使用传统的单倍速率处理方法，无法实现对带宽高达2GHz，采样率高达6GHz的量化数据进行处理。为处理高带宽信号，数字信号处理理论提供了多项处理方法，通过采用多项并行处理的方式，实现高带宽信号的DSP逻辑实现，该方法需占用较多的DSP硬核资源，在FPGA资源受限的情况下，需要折中考虑。采用信号分析仪对无线信号进行分析解调时，并非对信号进行实时连续处理，而是仅保证在一段时间内数据连续即可，比如当分析5G NR信号时，一般采用采样2帧，即20ms数据实现协议分析。考虑到上述事实，并希望采用较少的逻辑资源，所用技术采用成熟简单的单速率处理方法，本发明提出了一种数据暂存-连续读取变换的硬件架构和FPGA逻辑实现，利用DDR4缓存数据，后用低速时钟连续从DDR4读取数据进行变换处理的方法，可保证采用最少DSP逻辑资源，实现信号分析仪对超宽带信号的采样、解调及协议分析。

发明内容

本发明的目的是克服了上述现有技术的缺点，提供了一种满足准确性高、复杂度少、适用范围较为广泛的用于采集超宽带无线信号的系统及其方法。

为了实现上述目的，本发明的用于采集超宽带无线信号的系统及其方法如下：

该用于采集超宽带无线信号的系统，其主要特点是，所述的系统包括：

抗混叠滤波器，用于进行抗混叠处理，馈入ADC进行量化；

ADC通信单元，与所述的ADC中频模拟单元相连接，用于将数据传输至FPGA，实现量化数据的稳定高效传输；

JESD204B双核同步单元，与所述的ADC通信单元相连接，用于通过两个FIFO单元进行跨时钟域数据传输；

数据缓存单元，与所述的JESD204B双核同步单元相连接，用于由上位机控制，提供操作参数，实现定时定量的连续数据缓存；

DSP数据处理单元，与所述的数据缓存单元相连接，用于对DDR4存储器内的缓存数据进行连续读取，并进行数字下变频及滤波处理；

处理数据缓存单元，与所述的DSP数据处理单元相连接，用于将处理得到的IQ数据缓存在DDR4存储器。

较佳地，所述的系统还包括DDR4存储器，与所述的DSP数据处理单元和处理数据缓存单元相连接，用于读取或写入数据，进行数据回读操作，使数据流连续。

较佳地，所述的ADC通信单元使用16个高速JESD204B协议链路，所述的单条JESD204B协议链路的速率为6.144Gbps，承载信号吞吐率无98.304Gbps。