[发明专利]用于采集超宽带无线信号的系统及其方法

权利要求书

1.一种用于采集超宽带无线信号的系统，其特征在于，所述的系统包括：

抗混叠滤波器，用于进行抗混叠处理，馈入ADC进行量化；

ADC通信单元，与所述的ADC中频模拟单元相连接，用于将数据传输至FPGA，实现量化数据的稳定高效传输；

JESD204B双核同步单元，与所述的ADC通信单元相连接，用于通过两个FIFO单元进行跨时钟域数据传输；

数据缓存单元，与所述的JESD204B双核同步单元相连接，用于由上位机控制，提供操作参数，实现定时定量的连续数据缓存；

DSP数据处理单元，与所述的数据缓存单元相连接，用于对DDR4存储器内的缓存数据进行连续读取，并进行数字下变频及滤波处理；

处理数据缓存单元，与所述的DSP数据处理单元相连接，用于将处理得到的IQ数据缓存在DDR4存储器。

2.根据权利要求1所述的用于采集超宽带无线信号的系统，其特征在于，所述的系统还包括DDR4存储器，与所述的DSP数据处理单元和处理数据缓存单元相连接，用于读取或写入数据，进行数据回读操作，使数据流连续。

3.根据权利要求1所述的用于采集超宽带无线信号的系统，其特征在于，所述的ADC通信单元使用16个高速JESD204B协议链路，所述的单条JESD204B协议链路的速率为6.144Gbps，承载信号吞吐率无98.304Gbps。

4.根据权利要求1所述的用于采集超宽带无线信号的系统，其特征在于，所述的系统的时钟域分为ADC JESD204B(A)时钟域，ADC JESD204B(B)时钟域，DDR4(A)时钟域，DDR4(B)时钟域、数字信号处理时钟域和PCIe通信时钟域，所述的ADC JESD204B(A)时钟域和ADCJESD204B(B)时钟域与DDR4(A)时钟域的输入相连，所述的DDR4(A)时钟域、数字信号处理时钟域、DDR4(B)时钟域和PCIe通信时钟域依次相连，所述的每个时钟域的输出端均与跨时钟域FIFO单元相连。

5.根据权利要求1所述的用于采集超宽带无线信号的系统，其特征在于，所述的ADC通信单元具有多个变换器，通过2个单独的JESD204B链路共同传输同一采样数据流。

6.根据权利要求1所述的用于采集超宽带无线信号的系统，其特征在于，所述的JESD204B双核同步单元包括2个独立的时钟域，通过两个FIFO单元进行同步。

7.根据权利要求1所述的用于采集超宽带无线信号的系统，其特征在于，所述的DSP数据处理单元包括DDR4读取功能模块和数据处理模块，所述的DDR4读取功能模块和数据处理模块依次相连，所述的数据处理模块进行数字下变频、滤波及任意采样率变换处理。

8.一种利用权利要求1所述的系统用于采集超宽带无线信号的方法，其特征在于，所述的方法包括以下步骤：

(1)信号分析仪前端电路对射频信号进行变频处理，通过带通滤波器进行抗混叠处理，馈入ADC进行量化；

(2)ADC通信单元将数据传输至JESD204B双核同步单元，进行高速采样传输；

(3)JESD204B双核同步单元通过两个FIFO单元进行跨时钟域数据传输；

(4)数据缓存单元根据上位机下发的指令进行缓存操作，提供操作参数，实现定时定量的连续数据缓存；

(5)DSP处理单元根据上位机的指令读取DDR数据，不间断地进行DSP处理，得到IQ数据；

(6)处理数据缓存单元存入IQ数据；

(7)PCIE数据传输单元将保持的连续IQ数据回传至上位机，上位机进行后续信号解调和协议分析的操作。