[发明专利]存储器存储体堆叠的自动预充电

说明书

本公开涉及存储器存储体堆叠的自动预充电。装置及方法包含命令接口，所述命令接口经配置以接收命令，例如具有自动预充电的写入。存储体特定解码器解码具有用于对应存储器存储体的自动预充电命令的所述写入及输出写入自动预充电WrAP信号。此WrAP信号在所述存储器存储体的写入恢复时间内未经调整。因此，接收所述WrAP信号的存储体中的存储体处理电路系统使用所述WrAP来致使其内部锁定电路系统至少部分基于模式寄存器设置且基于所述WrAP信号指示具有自动预充电命令的所述写入的接收来施加tWR锁定。

技术领域

本公开的实施例大体上涉及存储器装置领域。更明确来说，本公开的实施例涉及存储器存储体的自动预充电过程(例如，具有自动预充电(Wr-AutoP)的写入)。

背景技术

存储器装置中的各个操作可依赖于存储器装置中的裸片(例如存储器存储体)之间的时钟。例如，时钟可从例如主机装置(例如处理器)的外部装置接收。举例来说，在存储器装置中，利用动态随机可存取存储器(DRAM)的双倍数据速率版本5(DDR5)可使用裸片间时钟来处理Wr-AutoP过程。随着存储器装置中的速度增加及不同连接技术(例如线接合)的流行，时钟递送可能引起在裸片之间传输高速信号的问题。为了适应，可增加高速信号的驱动强度以适应不同连接技术上的归因于不同连接技术的寄生效应的较高频率信号。

本公开的实施例可涉及上文陈述的问题中的一或多者。

发明内容

一方面，本公开涉及一种半导体装置，其包括：命令接口，其经配置以接收具有自动预充电命令的写入；存储体特定解码器，其经配置以解码具有用于存储器存储体的自动预充电命令的所述写入及输出写入自动预充电(WrAP)信号；及存储体处理电路系统，其包括锁定电路系统，其中所述存储体处理电路系统经配置以接收所述WrAP信号及在接收到所述WrAP信号之后且至少部分基于所述WrAP信号指示具有自动预充电命令的所述写入的接收来施加写入恢复时间(tWR)锁定。

另一方面，本公开涉及一种方法，其包括：在存储器装置的命令接口处接收写入自动预充电(Wr-AutoP)命令；将所述Wr-AutoP命令传输到解码器；在所述解码器中解码所述Wr-AutoP命令；在所述解码器中产生Wr-AutoP信号并将所述Wr-AutoP信号传输到经标定用于所述Wr-AutoP命令的存储器存储体中的存储体处理电路系统；及响应于在所述存储体处理电路系统处接收到所述Wr-AutoP信号，至少部分基于所述Wr-AutoP信号施加所述存储器存储体的锁定。

另一方面，本公开涉及一种存储器装置，其包括：命令接口，其经配置以从主机装置接收写入自动预充电命令；及多个存储器存储体，每一存储器存储体包括：存储体特定解码器，其经配置以响应于解码标定相应存储器存储体的写入自动预充电命令产生写入自动预充电信号(WrAP信号)；及存储体处理电路系统，其经配置以接收所述WrAP信号及响应于接收到所述WrAP信号重新使用行地址选通时间(tRAS)锁定电路系统来施加写入恢复时间(tWR)锁定。

附图说明

图1是说明根据本公开的实施例的存储器装置的特定特征的简化框图；

图2是根据本公开的实施例的图1的存储器装置中的存储器存储体堆叠的框图视图；

图3是根据本公开的实施例的使用图2的存储器存储体之间的专用预充电时钟传播的写入自动预充电(Wr-AutoP)的框图；

图4是根据本公开的实施例的图3的Wr-AutoP的时序图；

图5是根据本公开的实施例的没有在图2的存储器存储体之间传播的专用预充电时钟的使用存储体控制件的Wr-AutoP的框图；

图6是根据本公开的实施例的图5的存储体控制件的框图；

图7是根据本公开的实施例的具有单独行地址选通时间(tRAS)及写入恢复时间(tWR)锁定信号的使用图5的存储体控制件的时序图；及