[发明专利]存储器存储体堆叠的自动预充电

权利要求书

1.一种半导体装置，其包括：

命令接口，其经配置以接收具有自动预充电命令的写入；

存储体特定解码器，其经配置以解码具有用于存储器存储体的自动预充电命令的所述写入及输出写入自动预充电WrAP信号；及

存储体处理电路系统，其包括锁定电路系统，其中所述存储体处理电路系统经配置以接收所述WrAP信号及在接收到所述WrAP信号之后且至少部分基于所述WrAP信号指示具有自动预充电命令的所述写入的接收来施加写入恢复时间tWR锁定。

2.根据权利要求1所述的半导体装置，其中所述锁定电路系统还经配置以在激活命令之后施加行地址选通时间tRAS锁定。

3.根据权利要求2所述的半导体装置，其中所述锁定电路系统包括经配置以数出所述tWR锁定及所述tRAS锁定的数目的计数器。

4.根据权利要求2所述的半导体装置，其中所述锁定电路系统包括延迟电路系统，所述延迟电路系统经配置以添加用于所述tWR锁定的第一延迟持续时间及用于所述tRAS锁定的第二延迟持续时间。

5.根据权利要求2所述的半导体装置，其中所述tWR锁定的持续时间使用用于所述半导体装置的模式寄存器设置到数个时钟循环。

6.根据权利要求5所述的半导体装置，其中除了经由所述模式寄存器设置所述持续时间之外，所述锁定电路系统经配置以接收细调信号以调整所述tWR锁定的所述持续时间。

7.根据权利要求1所述的半导体装置，其包括列地址选通cas写入延时CWL移位器，所述CWL移位器经配置以在于所述存储体特定解码器中进行解码之前将包括所述CWL的持续时间添加到具有自动预充电命令的所述写入。

8.根据权利要求7所述的半导体装置，其包括存储体群组存储体地址BGBA FIFO，所述存储体群组存储体地址BGBA FIFO经配置以在具有自动预充电命令的所述写入进入所述CWL移位器时推动存储体地址。

9.根据权利要求8所述的半导体装置，其中所述BGBA FIFO经配置以在具有自动预充电命令的所述写入到达所述CWL移位器的末尾时弹出所述存储体地址。

10.根据权利要求9所述的半导体装置，其中所述BGBA FIFO经配置以在所述存储体地址被从所述BGBA FIFO推动时将所述存储体地址传输到所述存储体特定解码器。

11.根据权利要求10所述的半导体装置，其中所述存储体特定解码器经配置以将行地址信号及列存储体地址信号与所述WrAP信号一起传输到所述存储体处理电路系统。

12.根据权利要求1所述的半导体装置，其包括各自具有存储体特定解码器及存储体处理电路系统的多个存储器存储体。

13.根据权利要求12所述的半导体装置，其包括对应于所述多个存储器存储体的多个BGBA FIFO。

14.一种方法，其包括：

在存储器装置的命令接口处接收写入自动预充电Wr-AutoP命令；

将所述Wr-AutoP命令传输到解码器；

在所述解码器中解码所述Wr-AutoP命令；

在所述解码器中产生Wr-AutoP信号并将所述Wr-AutoP信号传输到经标定用于所述Wr-AutoP命令的存储器存储体中的存储体处理电路系统；及

响应于在所述存储体处理电路系统处接收到所述Wr-AutoP信号，至少部分基于所述Wr-AutoP信号在接收到所述Wr-AutoP信号之后向所述存储器存储体施加写入恢复时间tWR锁定。