[发明专利]一种衬底电荷耦合的1200V体硅LDMOS及其制备方法

说明书

本发明是一种衬底电荷耦合的1200V体硅LDMOS及其制备方法，在P型衬底上设有N型SN埋层，在N型SN埋层上方且靠近漏极侧设有N型DN埋层，在N型SN埋层上方且靠近源极侧设有5个P型BP埋层。P型BP埋层和N型DN埋层上方设有P型P‑well体区、N型漂移区和N型N‑well缓冲层。漂移区上方设有场氧化层、多晶硅栅、二氧化硅氧化层和金属场板，其中金属场板横跨于场氧化层上方，多晶硅栅自源极N型重掺杂区上方经过P型P‑well体区，延伸至场氧化层上方。源极N型重掺杂区和源极P型重掺杂区通过源极金属和源极相连，漏极N型重掺杂区通过漏极金属和漏极相连。本发明结构在低衬底电阻率的衬底材料下即可实现1200V的耐压需求。

技术领域

本发明涉及功率半导体器件技术领域，涉及一种衬底电荷耦合的1200V体硅LDMOS(横向双扩散MOS晶体管)及其制备方法。

背景技术

随着功率半导体技术的发展，高压集成电路被广泛应用于电源开关、电机驱动、汽车电子和新能源发电等领域。而高压集成路中很关键的一项技术设计就是高压LDMOS器件的设计。高压体硅LDMOS由于其工艺相对简单且与其他工艺相兼容的优点，在高压集成电路中得到了广泛的应用。对于1200V的高压集成电路，就需要耐压等级为1200V的LDMOS来实现电平移位的功能。由于1200V耐压等级的LDMOS耐压要求高，因此在设计1200V时的时需要从横向耐压和纵向耐压两个方面来考虑。对于横向耐压的设计要求，可以通过采用场板、RESURF技术和场限环等终端技术来提高耐压。对于纵向耐压的设计，目前最常见的技术还是增加衬底电阻率来满足纵向耐压的需求。但是高衬底电阻率的衬底材料又有价格昂贵和均匀性差的缺点。因此具有高耐压能力的1200V体硅LDMOS急需被研究。

发明内容

技术问题：本发明针对上述问题，提出一种衬底电荷耦合的1200V体硅LDMOS及其制备方法，用于制备具有高耐压能力的1200V体硅LDMOS。

技术方案：本发明的一种衬底电荷耦合的1200V体硅LDMOS包括P型衬底，在P型衬底中设有N型SN埋层，在N型SN埋层上方且靠近漏极侧设有N型DN埋层，在N型SN埋层上方且靠近源极侧设有5个P型BP埋层，P型BP埋层和N型DN埋层上方设有P型P-well体区、N型漂移区和N型N-well缓冲层，其中P型P-well体区内设有源极N型重掺杂区和源极P型重掺杂区，N型N-well缓冲层内设有漏极N型重掺杂区；N型漂移区上方设有场氧化层、多晶硅栅、二氧化硅氧化层和金属场板，其中金属场板横跨于场氧化层上方，多晶硅栅自源极N型重掺杂区上方经过P型P-well体区延伸至场氧化层上方；源极N型重掺杂区和源极P型重掺杂区通过源极金属和源极相连，漏极N型重掺杂区通过漏极金属和漏极相连。

所述的N型SN埋层通过两次外延离子注入形成，两次外延的厚度分别为6.0～8.0um。

所述的N型SN埋层的离子注入的窗口宽度为2.0～2.5um，相邻离子注入窗口的间距为16.0～18.0um。

本发明的一种衬底电荷耦合的1200V体硅LDMOS的制备方法的具体步骤如下：

步骤1：在P型衬底进行N型离子注入后，第一次生长厚度为8um的P型外延层；

步骤2：在第一次生长的P型外延层进行N型离子注入后，第二次生长厚度为8um的P型外延层；

步骤3：在第二次生长的P型外延层进行N型离子注入后，退火形成N型SN埋层，接着第三次生长厚度为6um的P型外延层；

步骤4：在第三次生长的P型外延层进行N型离子注入后，退火形成N型DN埋层，在第三次生长的P型外延层进行P型离子注入后，退火形成P型BP埋层，接着第四次生长厚度为6um的P型外延层；

步骤5：在第四次生长的P型外延层进行N型离子注入后，退火形成N型漂移区，接着继续进行N型离子注入，退火形成N型N-well缓冲层；