[发明专利]一种衬底电荷耦合的1200V体硅LDMOS及其制备方法

权利要求书

1.一种衬底电荷耦合的1200V体硅LDMOS，其特征在于，该LDMOS包括P型衬底（1），在P型衬底（1）中设有多个N型SN埋层（16），在N型SN埋层（16）上方且靠近漏极侧设有N型DN埋层（3），在N型SN埋层（16）上方且靠近源极侧设有5个P型BP埋层（2），P型BP埋层（2）和N型DN埋层（3）上方设有P型P-well体区（4）、N型漂移区（9）和N型N-well缓冲层（7），其中P型P-well体区（4）内设有源极N型重掺杂区（6）和源极P型重掺杂区（5），N型N-well缓冲层（7）内设有漏极N型重掺杂区（8）；N型漂移区（9）上方设有场氧化层（14）、多晶硅栅（11）、二氧化硅氧化层（13）和金属场板（12），其中金属场板（12）横跨于场氧化层（14）上方，多晶硅栅（11）自源极N型重掺杂区（6）上方经过P型P-well体区（4）延伸至场氧化层（14）上方；源极N型重掺杂区（6）和源极P型重掺杂区（5）通过源极金属（10）和源极相连，漏极N型重掺杂区（8）通过漏极金属（15）和漏极相连；

所述的N型SN埋层（16）通过重复两次的外延加离子注入形成，两次外延的厚度分别为6.08.0um；

所述的N型SN埋层（16）的离子注入的窗口宽度为2.02.5um，相邻离子注入窗口的间距为16.018.0um。

2.一种如权利要求1所述的一种衬底电荷耦合的1200V体硅LDMOS的制备方法，其制备方法的具体步骤如下：

步骤1：在P型衬底（1）进行N型离子注入后，第一次生长厚度为8um的P型外延层；

步骤2：在第一次生长的P型外延层进行N型离子注入后，第二次生长厚度为8um的P型外延层；

步骤3：在第二次生长的P型外延层进行N型离子注入后，退火形成N型SN埋层（16），接着第三次生长厚度为6um的P型外延层；

步骤4：在第三次生长的P型外延层进行N型离子注入后，退火形成N型DN埋层（3），在第三次生长的P型外延层进行P型离子注入后，退火形成P型BP埋层（2），接着第四次生长厚度为6um的P型外延层；

步骤5：在第四次生长的P型外延层进行N型离子注入后，退火形成N型漂移区（9），接着继续进行N型离子注入，退火形成N型N-well缓冲层（7）；

步骤6：在第四次生长的P型外延层进行P型离子注入后，退火形成P型P-well体区（4）；

步骤7：在硅区表面氧化刻蚀形成场氧化层（14），氧化刻蚀形成栅氧化层，淀积刻蚀形成多晶硅栅（11）；

步骤8：在硅区表面自对准N型离子注入形成源极N型重掺杂区（6）和漏极N型重掺杂区（8）；在硅区表面自对准P型离子注入形成源极P型重掺杂区（5）；

步骤9：在硅区表面氧化生长二氧化硅氧化层（13），刻蚀二氧化硅氧化层形成接触孔，然后淀积金属铝，刻蚀金属铝形成器件的漏极接触、源极接触和金属场板；

步骤10：在硅区表面继续氧化生长二氧化硅氧化层（13），刻蚀二氧化硅氧化层形成接触孔，然后淀积金属铝，刻蚀金属铝形成器件的漏极接触与源极接触；

步骤11：在二氧化硅氧化层（13）上淀积金属铝，刻蚀金属铝形成器件的漏极与源极。