[发明专利]一种三维异质集成的可编程芯片结构和电子设备

说明书

本发明涉及集成芯片技术领域，尤其涉及一种三维异质集成的可编程芯片结构和电子设备。可编程芯片结构中，至少两个芯片层叠连接；最外层芯片到目标芯片之间的层叠芯片结构中相邻的两个芯片中，第一芯片中靠近第二芯片的金属层，与第二芯片中靠近第一芯片的金属层，通过三维异质集成键合结构互连；若第一芯片远离第二芯片一侧还与第三芯片相邻，则靠近第二芯片的金属层互连第一芯片中靠近第三芯片的金属层；最外层界面上设有与目标芯片对应设置的目标引出结构；目标引出结构互连最外层芯片中靠近次外层芯片的金属层。本发明利用三维异质集成技术，减少了孔、互连线和IO结构的使用，增加芯片间的互连密度和互连速度，提高了集成芯片的集成度。

技术领域

本发明涉及集成芯片技术领域，尤其涉及一种三维异质集成的可编程芯片结构和电子设备。

背景技术

现有的SIP(System In a Package，系统级封装)和MCM(Multichip Module，多芯片模块)等封装工艺中，需要将芯片与其它电路绑定到基板(substrate)或硅中介层(interposer)上，通过硅通孔(Through Silicon Via，TSV)互连，形成2.5D封装，实现芯片与其它电路的规模性互连。

然而2.5D封装不能避免地采用孔、互连线和IO(Input-Output，输入输出)结构实现芯片间信号互连，因此，相较于芯片内集成(互连线距离通常为十微米级别)，2.5D封装存在以下缺点：

1、2.5D封装的互连密度的明显较低(互连线距离通常为数千微米级)；

2、2.5D封装中，芯片间的互连线的连接物理分布参数较大，信号互连频率和功耗，均较芯片内集成有明显劣势；

3、2.5D封装中，需要额外的IO开销，进一步拉大了2.5D封装与芯片内集成的功耗和带宽差距。

可见，2.5D封装的上述不足，业已成为高速、大规模可编程数字计算/处理系统的性能瓶颈。

因此，如何提高集成芯片的集成度，是目前亟需解决的技术问题。

发明内容

本发明实施例通过提供一种三维异质集成的可编程芯片结构和电子设备，以提高集成芯片的集成度。

为实现以上目的，本发明提供以下方案：

第一方面，本发明实施例提供了1、一种三维异质集成的可编程芯片结构，所述可编程芯片结构，包括：至少两个芯片；所述至少两个芯片中任一芯片为FPGA芯片和/或包含eFPGA模块的芯片；

所述至少两个芯片层叠连接；

最外层芯片到目标芯片之间的层叠芯片结构中相邻的两个芯片中，第一芯片中靠近第二芯片的金属层，与所述第二芯片中靠近所述第一芯片的金属层，通过三维异质集成键合结构互连；其中，所述最外层芯片包括所述可编程芯片结构的最上层芯片和/或所述可编程芯片结构的最底层芯片；若所述第一芯片远离所述第二芯片一侧还与第三芯片相邻，则所述靠近第二芯片的金属层互连所述第一芯片中靠近所述第三芯片的金属层；

所述最外层芯片上设有最外层界面；所述最外层界面上设有与所述目标芯片对应设置的目标引出结构；所述目标引出结构互连所述最外层芯片中靠近次外层芯片的金属层。

在一种可能的实施例中，所述目标引出结构包括层状PAD结构、凸点Bump结构或邦定Bonding结构，以将所述目标芯片中的金属层引出。

在一种可能的实施例中，所述三维异质集成键合结构，包括：

第一三维异质集成键合点，位于所述第一芯片与所述第二芯片之间所述第一芯片一侧的三维异质集成表面上，与所述靠近第二芯片的金属层互连；