[发明专利]一种三维异质集成的可编程芯片结构和电子设备

权利要求书

1.一种三维异质集成的可编程芯片结构，其特征在于，所述可编程芯片结构，包括：至少两个芯片；所述至少两个芯片中任一芯片为FPGA芯片和/或包含eFPGA模块的芯片；

所述至少两个芯片层叠连接；

最外层芯片到目标芯片之间的层叠芯片结构中相邻的两个芯片中，第一芯片中靠近第二芯片的金属层，与所述第二芯片中靠近所述第一芯片的金属层，通过三维异质集成键合结构互连；其中，所述最外层芯片包括所述可编程芯片结构的最上层芯片和/或所述可编程芯片结构的最底层芯片；若所述第一芯片远离所述第二芯片一侧还与第三芯片相邻，则所述靠近第二芯片的金属层互连所述第一芯片中靠近所述第三芯片的金属层；

所述最外层芯片上设有最外层界面；所述最外层界面上设有与所述目标芯片对应设置的目标引出结构；所述目标引出结构互连所述最外层芯片中靠近次外层芯片的金属层。

2.根据权利要求1所述的可编程芯片结构，其特征在于，所述目标引出结构包括层状PAD结构、凸点Bump结构或邦定Bonding结构，以将所述目标芯片中的金属层引出。

3.根据权利要求2所述的可编程芯片结构，其特征在于，所述三维异质集成键合结构，包括：

第一三维异质集成键合点，位于所述第一芯片与所述第二芯片之间所述第一芯片一侧的三维异质集成表面上，与所述靠近第二芯片的金属层互连；

第二三维异质集成键合点，位于所述第二芯片与所述第一芯片之间所述第二芯片一侧的三维异质集成表面上，分别互连所述靠近第一芯片的金属层和所述第一三维异质集成键合点，以实现所述第一芯片与所述第二芯片的金属层互连。

4.根据权利要求1至3任一所述的可编程芯片结构，其特征在于，所述目标芯片包括第一目标芯片；所述目标引出结构包括与所述第一目标芯片对应设置的第一目标引出结构；其中，所述第一目标引出结构设置在所述最外层界面上互连第一硅通孔；

所述第一目标芯片中设有第一目标测试电路和第一功能电路；

所述第一功能电路的对外引出端，通过所述第一目标测试电路和第一层叠芯片结构中的各三维异质集成键合结构，互连所述第一目标引出结构；其中，所述第一层叠芯片结构为所述层叠芯片结构中从所述最外层芯片到所述第一目标芯片的部分。

5.根据权利要求4所述的可编程芯片结构，其特征在于，所述最外层界面上还开设有第二硅通孔；所述第二硅通孔互连第二目标引出结构；所述最外层芯片中设有第二目标测试电路和第二功能电路；

所述第二功能电路的对外引出端，通过所述第二目标测试电路，互连所述第二目标引出结构。

6.根据权利要求1至3任一所述的可编程芯片结构，其特征在于，所述目标芯片包括一个或多个第二目标芯片；所述目标引出结构包括与每个第二目标芯片均对应设置第一通用引出结构；其中，所述第一通用引出结构设置在所述最外层界面上互连第三硅通孔；

所述最外层芯片中设有复用测试电路和第三功能电路；所述第二目标芯片中设有第四功能电路；

所述第三功能电路的对外引出端，通过所述复用测试电路，互连所述第一通用引出结构；

所述第四功能电路的对外引出端，通过第二层叠芯片结构中的各三维异质集成键合结构和所述复用测试电路，互连所述第一通用引出结构；其中，所述第二层叠芯片结构为所述层叠芯片结构中从所述最外层芯片到所述第二目标芯片的部分。

7.根据权利要求6所述的可编程芯片结构，其特征在于，所述目标芯片还包括第三目标芯片；所述目标引出结构还包括与所述第三目标芯片对应设置的第三目标引出结构；其中，所述第三目标引出结构设置在所述最外层界面互连第四硅通孔；

所述第二目标芯片中设有第三目标测试电路和第四功能电路；

所述第四功能电路的对外引出端，通过所述第三目标测试电路和第三层叠芯片结构中各三维异质集成键合结构，互连所述第三目标引出结构；其中，所述第三层叠芯片结构为所述层叠芯片结构中从所述最外层芯片到所述第三目标芯片的部分。