[发明专利]基于忆阻器的平衡三值多路复用器电路

说明书

本发明公开了一种基于忆阻器的平衡三值多路复用器电路。包含一个平衡三值译码器、三个平衡三值两输入最小值门和一个平衡三值三输入最大值门。平衡三值译码器输入一路平衡三值信号，输出三路二值信号，分别输入三个平衡三值两输入最小值门，每个平衡三值两输入最小值门由两个忆阻器实现，另一个输入端分别输入一路输入信号。平衡三值三输入最大值门由三个忆阻器实现，三个输入端分别三个连接平衡三值两输入最小值门的输出端，平衡三值三输入最大值门的输出端即为平衡三值多路复用器的输出端。本发明结构清晰简单、易于实现。该电路模型对多值数字逻辑电路设计等诸多领域中的应用研究具有重要意义。

技术领域

本发明属于电路设计技术领域，涉及一种三值数字逻辑电路结构，具体涉及一种物理可实现的基于忆阻器的平衡三值多路复用器电路的设计与实现。

背景技术

近年来，半导体产业越来越不能满足集成电路对器件尺寸进一步缩小的需求，使得摩尔定律也似乎已经停滞不前。因此，研究与传统CMOS相兼容的新型材料、器件是必要的。忆阻器由蔡少棠教授于1971年提出，并由惠普实验室于2008年首次研制出物理器件，现已成为应对现代电子电路不断缩小的措施之一。作为第四类基本无源电路元件，忆阻器凭借其纳米尺寸、非易失性、与CMOS技术相兼容等优点已在数字逻辑电路、非线性电路、神经形态网络等领域得到广泛研究。

在忆阻数字逻辑电路的研究中，已经涌现了较多实现方法，如忆阻实质蕴涵逻辑(IMPLY)、忆阻器/CMOS混合逻辑、忆阻器辅助逻辑(MAGIC)、CMOS/忆阻器阈值逻辑、类CMOS忆阻器互补逻辑、并行输入处理忆阻器逻辑等。值得注意的是，上述研究均基于二进制表示方法，而三值逻辑作为一种多值逻辑，具有更多的逻辑可能性，可以满足各种不同的逻辑要求。此外，三值数字逻辑电路还具有电路复杂度更低、信息密度更大等优点，因此，近年来得到了相关研究人员的关注。

三值逻辑有两种表示方法：非平衡型三值和平衡型三值。非平衡型三值包括正三值{0,1,2}和负三值{0,-1,-2}两种，由于逻辑符号的相对性，二者在技术方案上是类似的。平衡型三值由{-1,0,1}表示，由于其符号的对称性，一个k位平衡三进制数表示的整数范围也是对称的，即平衡三值逻辑无需符号位即可表示全体整数范围。此外，平衡三值运算也具有显著优势，其与二进制逻辑类似，又比非平衡型三值逻辑简单，如乘法运算没有进位、能实现加减运算的统一等。因此，将忆阻器引入数字逻辑电路的设计中，研究忆阻平衡三值数字逻辑电路有望进一步提高电路系统的信息存储密度，对现代信息电路的进一步发展有一定的促进作用。

发明内容

针对现有技术的不足，本发明提出了一种基于忆阻器的平衡三值多路复用器电路。

本发明解决技术问题所采取的技术方案如下：

本发明包含一个平衡三值译码器、三个平衡三值两输入最小值门和一个平衡三值三输入最大值门，共需十四个忆阻器和五个NMOS晶体管。

其中，平衡三值译码器U₁由五个忆阻器和五个NMOS管实现，其功能为输入一路平衡三值选择信号S，输出为三路二值信号S_-1、S₀、S₁，其具体的输入输出逻辑关系如下：若输入为逻辑“-1”，S_-1输出为正电平，即逻辑“1”，其余两个输出为负电平，即逻辑“-1”；若输入为逻辑“0”，S₀输出为正电平，即逻辑“1”，其余两个输出为负电平，即逻辑“-1”；若输入为逻辑“1”，S₁输出为正电平，即逻辑“1”，其余两个输出为负电平，即逻辑“-1”。

每个平衡三值两输入最小值门均由两个忆阻器实现，其功能为求两个输入端的逻辑最小值。

平衡三值三输入最大值门由三个忆阻器实现，其功能为求三个输入端的逻辑最大值。