[发明专利]基于忆阻器的平衡三值多路复用器电路

权利要求书

1.基于忆阻器的平衡三值多路复用器电路，其特征在于：

包含一个平衡三值译码器U₁、第一平衡三值两输入最小值门U₂、第二平衡三值两输入最小值门U₃、第三平衡三值两输入最小值门U₄以及一个平衡三值三输入最大值门U₅；

平衡三值译码器U₁的输入端作为该平衡三值多路复用器的选择信号输入端；

平衡三值译码器U₁的第一输出端S_-1与第一平衡三值两输入最小值门U₂的其中一个输入端相连，第一平衡三值两输入最小值门U₂的另一输入端连接第一路输入信号I_-1；

平衡三值译码器U₁的第二输出端S₀与第二平衡三值两输入最小值门U₃的其中一个输入端相连，第二平衡三值两输入最小值门U₃的另一输入端连接第二路输入信号I₀；

平衡三值译码器U₁的第三输出端S₁与第三平衡三值两输入最小值门U₄的其中一个输入端相连，第三平衡三值两输入最小值门U₄的另一输入端连接第三路输入信号I₁；

第一平衡三值两输入最小值门U₂、第二平衡三值两输入最小值门U₃、第三平衡三值两输入最小值门U₄的输出端分别与平衡三值三输入最大值门U₅的三个输入端相连接，平衡三值三输入最大值门U₅的输出端即为该平衡三值多路复用器电路的输出端；

所述平衡三值译码器U₁由五个忆阻器和五个NMOS管实现，将一路输入的平衡三值信号输出为三路二值信号；所述第一平衡三值两输入最小值门U₂、第二平衡三值两输入最小值门U₃、第三平衡三值两输入最小值门U₄均由两个忆阻器组成，用于求两个输入端的逻辑最小值；

所述平衡三值三输入最大值门U₅由三个忆阻器实现，用于求三个输入端的逻辑最大值；

该平衡三值多路复用器电路的输入输出信号遵循以下关系：

所述平衡三值译码器U₁的输入端为逻辑-1，平衡三值多路复用器电路的输出端为第一路输入信号I_-1；

所述平衡三值译码器U₁的输入端为逻辑0，平衡三值多路复用器电路的输出端为第二路输入信号I₀；

所述平衡三值译码器U₁的输入端为逻辑1，平衡三值多路复用器电路的输出端为第三路输入信号I₁。