[发明专利]屏蔽栅MOSFET器件、芯片和终端设备

权利要求书

1.一种屏蔽栅MOSFET器件，其特征在于，包括元胞结构体，所述元胞结构体包括第一导电类型漂移区，所述第一导电类型漂移区的第一上表面设置有屏蔽栅；

所述屏蔽栅的上方设置有控制栅，所述第一导电类型漂移区和所述控制栅各自与所述屏蔽栅之间设置有第一隔离层；

所述第一导电类型漂移区的第二上表面设置有第二导电类型基区，所述第二导电类型基区的上方设置有第一导电类型源区，所述第一导电类型源区中靠近所述控制栅的第三上表面设置有第二隔离层，所述第二隔离层的部分上表面与所述第一导电类型源区中远离所述控制栅的第四上表面设有源极金属层，所述第二隔离层的一侧面与所述控制栅连接且另一侧面与所述第一导电类型源区连接；

其中，所述第四上表面所对应的第一导电类型源区的厚度大于所述第三上表面所对应的第一导电类型源区的厚度；

所述控制栅的上表面设置有第三隔离层以对所述控制栅与所述源极金属层进行隔离；

所述第一导电类型源区与所述第二导电类型基区中各自靠近所述控制栅的侧面与所述控制栅之间设置有第四隔离层；

其中，所述第二上表面与所述第一上表面各自所在区域的漂移层厚度之差大于所述屏蔽栅与所述第一隔离层的厚度之和。

2.根据权利要求1所述的屏蔽栅MOSFET器件，其特征在于，所述第四隔离层的厚度小于所述第二隔离层在所述控制栅与所述第一导电类型源区之间的厚度。

3.根据权利要求1所述的屏蔽栅MOSFET器件，其特征在于，所述第四隔离层的厚度小于所述第一隔离层的厚度。

4.根据权利要求1所述的屏蔽栅MOSFET器件，其特征在于，所述第一隔离层、所述第二隔离层、所述第三隔离层和所述第四隔离层均为绝缘氧化层。

5.根据权利要求1所述的屏蔽栅MOSFET器件，其特征在于，所述屏蔽栅MOSFET器件还包括元胞外围结构体，所述元胞外围结构体与所述元胞结构体共用所述第一导电类型漂移区、所述屏蔽栅、所述第二导电类型基区和所述源极金属层；

其中，所述屏蔽栅的上方与所述源极金属层欧姆接触，所述第一导电类型漂移区和所述第二导电类型基区各自与所述屏蔽栅之间设置有所述第五隔离层；

所述第二导电类型基区中靠近所述控制栅的第五上表面与所述源极金属层之间设置有所述第五隔离层，所述第二导电类型基区中远离所述控制栅的第六上表面设置有第二导电类型体区，所述第二导电类型体区与所述源极金属层欧姆接触。

6.根据权利要求1所述的屏蔽栅MOSFET器件，其特征在于，所述第四上表面与所述源极金属层欧姆接触。

7.根据权利要求1所述的屏蔽栅MOSFET器件，其特征在于，所述屏蔽栅MOSFET器件还包括第一导电类型衬底，所述第一导电类型衬底上方设置所述第一导电类型漂移区，所述第一导电类型衬底的下方设置有漏极金属层。

8.根据权利要求7所述的屏蔽栅MOSFET器件，其特征在于，所述第一导电类型衬底为第一预设掺杂浓度的N型多晶硅区，所述第一导电类型漂移区为第二预设掺杂浓度的N型多晶硅区，所述第一导电类型源区为第三预设掺杂浓度的N型多晶硅区，所述第二导电类型基区为P型多晶硅区，所述第一预设掺杂浓度和所述第三预设掺杂浓度均大于所述第二预设掺杂浓度。

9.根据权利要求7所述的屏蔽栅MOSFET器件，其特征在于，所述第一导电类型衬底为第一预设掺杂浓度的P型多晶硅区，所述第一导电类型漂移区为第二预设掺杂浓度的P型多晶硅区，所述第一导电类型源区为第三预设掺杂浓度的P型多晶硅区，所述第二导电类型基区为N型多晶硅区，所述第一预设掺杂浓度和所述第三预设掺杂浓度均大于所述第二预设掺杂浓度。

10.一种芯片，其特征在于，包括如权利要求1至9中任一项所述的屏蔽栅MOSFET器件。

11.一种终端设备，其特征在于，包括如权利要求1至9中任一项所述的屏蔽栅MOSFET器件。