[发明专利]一种FinFET结构中的Fin形貌设计方法

说明书

本发明提供一种FinFET结构中的Fin形貌设计方法，位于基底上的多个Fin结构，Fin结构及其上的缓冲层、硬掩膜层构成叠层；叠层侧壁覆盖第一侧墙；沉积有机分布层并刻蚀至将Fin结构侧壁的一部分暴露；继续沉积有机分布层，将Fin结构的部分包裹；在叠层侧壁形成第二侧墙；将有机分布层全部去除，与有机分布层接触的Fin结构侧壁部分被暴露；利用FCVD法沉积氧化层并退火，暴露出的Fin结构在退火过程中由于被氧化其宽度变窄；刻蚀去除硬掩膜层、缓冲层及第二侧墙。本发明通过FCVD将用作NMOS和PMOS的Fin结构中的部分氧化以减小其宽度，得到宽度变窄的抗穿通区域，针对该部分抗穿通区域可以使用更少的掺杂或不使用掺杂。通过缩小抗穿通区域的宽度，可以获得更好的短沟道效应。

技术领域

本发明涉及半导体技术领域，特别是涉及一种FinFET结构中的Fin形貌设计方法。

背景技术

随着MOS规模的不断扩大，FinFET(鳍式晶体管)器件成为了CMOS的进一步技术拓展，FinFET器件结构的主要优点是其优越的静电完整性，它在很大程度上依赖于沟道形貌，图1a显示为现有技术中的FinFET结构示意图，其中FIN(鳍式部分)被金属栅极(MG)包裹在FIN顶部的深度H以下，FIN下部有更大的穿透风险，特别是当源漏沟道越深、掺杂浓度越高时。

目前APT(抗穿通)掺杂注入后，存在损伤问题，FIN的顶部掺杂浓度极低，载流子的迁移率较高，对FIN器件性能较好；FIN结构的底部掺杂较高，且掺杂体向上扩散到沟道的能力较差，不利于载流子迁移率的提高。

如图1b和图1c所示，图1b显示为现有技术中FIN结构体区中具有抗穿通(APT)掺杂分布示意图；图1c显示为FIN底部APT掺杂分布示意图，由此可见，FIN高度(HFIN)和宽度(WFIN)，APT掺杂峰位和尾部的参数是研究的关键。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种FinFET结构中的Fin形貌设计方法，用于解决现有技术中在FinFET结构的制程中，不能同时满足FIN底部的沟道中高迁移率和FIN底部抗穿透风险的问题。

为实现上述目的及其他相关目的，本发明提供一种FinFET结构中的Fin形貌设计方法，至少包括：

步骤一、提供基底，在所述基底上刻蚀形成多个Fin结构，所述Fin结构上形成有缓冲层；所述缓冲层上形成有硬掩膜层；所述Fin结构、缓冲层以及硬掩膜层构成叠层；

步骤二、沉积覆盖所述叠层及其上所述第一侧墙、所述硅基底上表面的有机分布层；之后沿所述叠层的侧壁刻蚀所述有机分布层以及所述第一侧墙至将所述Fin结构的侧壁部分暴露为止；所述Fin结构的底部仍保留一部分所述第一侧墙；所述硅基底上仍剩余所述有机分布层；

步骤三、在剩余的所述有机分布层上继续沉积有机分布层，使其将所述Fin结构的一部分包裹；之后在所述有机分布层上方的所述Fin结构部分、所述缓冲层以及所述硬掩膜层的侧壁形成第二侧墙；

步骤四、将所述有机分布层全部去除，与所述有机分布层直接接触的所述Fin结构的侧壁部分被暴露；

步骤五、利用FCVD的方法沉积一层氧化层，所述氧化层覆盖被暴露出的所述Fin结构部分，之后进行退火处理，暴露出的所述Fin结构在退火过程中由于被氧化其宽度变窄；

步骤六、刻蚀去除所述硬掩膜层、缓冲层以及第二侧墙。

优选地，步骤二中在所述叠层的侧壁形成所述第一侧墙的方法包括：在所述硅基底上沉积覆盖所述叠层的第一材料；之后刻蚀所述第一材料使所述叠层中的所述硬掩膜层的顶部暴露，并且使所述硅基底上表面暴露，在所述叠层的侧壁保留所述第一材料，形成所述第一侧墙。

优选地，步骤一中的所述缓冲层为二氧化硅。

优选地，步骤一中的所述硬掩膜层为氮化硅。