[发明专利]芯片失效模式的确定方法、终端

说明书

一种芯片失效模式的确定方法、终端，所述方法包括：获取芯片在多个测试电压下的失效比特；对所获取到的失效比特进行失效模式运算，获得至少一个失效比特组以及每一个失效比特组的失效模式，其中，所述失效比特组包括至少一个测试电压下的失效比特；基于所述失效比特组的失效模式，确定所述失效比特组中失效比特的失效模式。通过本发明方案能够提高芯片失效分析的准确度。

技术领域

本发明涉及芯片制造和测试技术领域，具体地涉及一种芯片失效模式的确定方法、终端。

背景技术

大数据时代存储芯片的需求数量有了爆发式的增长。目前，存储芯片根据存储机理不同可以分为很多种，如静态随机存取存储器(Static Random-Access Memory，简称SRAM)、采用NAND技术的存储器、采用NOR技术的存储器以及只读存储器(Read-OnlyMemory，简称ROM)等。以SRAM为例，SRAM在逻辑芯片领域有非常广泛的应用，当前大部分逻辑产品的内嵌存储器都是采用SRAM实现的。此外，SRAM由于其失效分析方便、制造工艺和逻辑芯片的一致性等特点，被逻辑芯片制造工厂作为新工艺节点的标准研发工具。也就是说，SRAM会被用作所有新逻辑工艺节点研发的工具“产品”，并在量产后继续作为该工艺节点的产线监控工具。因此，SRAM测试以及基于测试结果进行失效分析的准确度，对于产品研发测试具有非常重要的意义。

现阶段，SRAM测试时会用测试程序对SRAM的所有比特(bit)进行各个设计电压(以下称为测试电压)下的测试，如对存储容量为32兆比特(Mbit)的SRAM中的每一个比特、存储容量为64Mbit的SRAM中的每一个比特或者存储容量为128Mbit的SRAM中的每一比特在各测试电压下进行测试，最终可以得到每个测试电压下的所有失效比特。

在对测试结果进行失效分析时，通常用分析工具对所有失效比特进行失效模式(fail mode)运算分类，并对失效比特进行软失效(soft fail)和硬失效(hard fail)的运算判断。经过前述失效分析得到的运算结果可以用于接下来的数据分析，指导根因(rootcause)分析。

但是，现有技术所采用的失效模式分类以及硬/软失效判别逻辑存在缺陷，导致对芯片的失效分析准确度低。

发明内容

本发明解决的技术问题是如何提高芯片失效分析的准确度。

为解决上述技术问题，本发明实施例提供一种芯片失效模式的确定方法，包括：获取芯片在多个测试电压下的失效比特；对所获取到的失效比特进行失效模式运算，获得至少一个失效比特组以及每一个失效比特组的失效模式，其中，所述失效比特组包括至少一个测试电压下的失效比特；基于所述失效比特组的失效模式，确定所述失效比特组中失效比特的失效模式。

可选的，所述基于所述失效比特组的失效模式，确定所述失效比特组中失效比特的失效模式包括：对于所述失效比特组中的每一失效比特，建立所述失效比特在所述芯片上的位置与所述失效比特组的失效模式之间的对应关系；基于所述对应关系，确定所述失效比特组中失效比特的失效模式。

可选的，在建立所述失效比特在所述芯片上的位置与所述失效比特组的失效模式之间的对应关系之后，还包括：根据所述对应关系建立数据表，其中，所述数据表中基于失效模式标识来区分失效比特组，所述数据表还记录所述失效比特组和失效模式之间的关联关系；所述基于所述对应关系，确定所述失效比特组中失效比特的失效模式包括：通过查找所述数据表，获得所述失效比特组中失效比特对应的失效模式。

可选的，所述确定方法还包括：根据所述失效比特组的失效比特在所述多个测试电压下的失效情况，确定所述失效比特组中失效比特的失效类型。