[发明专利]高吞吐量线性反馈移位寄存器

说明书

本公开的实施例涉及高吞吐量线性反馈移位寄存器。N位线性反馈移位寄存器包括P个并行触发器链，每个触发器链具有输入和输出。输入被耦合到该触发器链的异或电路的输出。该触发器链的异或电路的输入根据N‑1阶本原多项式的指数耦合到P个触发器链的不同触发器的输出。P个触发器链的触发器由第二时钟计时。在第二时钟的每个上升边沿，分别从P个并行触发器链中的每个触发器链的最末触发器的输出产生P个LFSR预输出。由频率为第一时钟的P倍的第一时钟计时的读出电路装置在每个时钟周期将P个预LFSR输出中的不同的一个预LFSR输出作为LFSR输出传递。

相关申请的交叉引用

本申请要求于2020年8月31日提交的美国临时专利申请No.63/072376的优先权，其内容在法律允许的最大程度上通过整体引用并入。

技术领域

本公开涉及线性反馈移位寄存器(LFSR)的领域，并且尤其是涉及用于具有高吞吐量能力的LFSR的并行化设计。

背景技术

线性反馈移位寄存器(LFSR)是移位寄存器，其输入位是其先前状态的线性函数。该输入位通常从LFSR某些抽头作为位的异或生成。LFSR的操作是确定性的，这是由于从而产生的值流由其当前或其先前的状态确定。由于LFSR具有有限数目的可能状态，它最终将进入重复循环。然而，由于LFSR包括反馈功能，它们可以产生看似随机的位的序列，并且具有非常长的重复周期。因此，LFSR被广泛地应用于产生伪随机数的应用中。

通常的LFSR 10如图1中所示，并且其被形成为由时钟信号CLK同步地计时的触发器链。这里，LFSR 10是N位LFSR，因此存在N个触发器，被标记为从D[0]到D[N-1]。触发器D[0]接收来自异或树11的输入，并且向链中的后续触发器D[1]提供输出，D[1]继而向链中的下一个触发器提供输出，并且依此类推，直到链中的最末触发器D[N-1]接收来自前一个触发器D[N-2]的输入为止。

阶数N-1(该N与LFSR的位数相同)的本原多项式函数(该函数的生成为本领域技术人员所知)被使用以确定到异或树11的输入。特别地，与本原多项式函数的指数对应的触发器的输出成为异或树11的输入。在所图示的示例中，N阶本原多项式函数的指数为i、j和N-1。因此，如所图示的，异或树11的输入是触发器D[i]、D[j]和D[N-1]的输出。

诸如图1中所图示的设计的LFSR 10非常有用并且被广泛使用。然而，这种LFSR 10在期望以高速(即，在时钟CLK具有高频率的情况下)操作它们时遇到问题，尽管事实上它们是在较慢的技术中形成的。特别地，单个触发器由设置时间限制，限制了在某些技术中实施时此类LFSR 10可以操作的速度。

因此，仍然需要能够高速运行的LFSR 10，即使在实施较慢的技术时也是。

发明内容

本文公开了一种N位线性反馈移位寄存器(LFSR)，包括：P个并行触发器链，每个触发器链具有输出；计数器，由快时钟计时并且被配置为输出N个不同的输出字，其中在快时钟的每个脉冲处产生N个不同的输出字中的一个不同的输出字，并且该计数器被配置为在N个不同的输出字中的每个输出字都被输出之后复位；多路复用器，具有单一输出，具有耦合到P个并行触发器链的输出的输入，具有耦合到计数器的选择输入，并且被配置为根据从计数器接收到N个不同的输出字中的哪一输出字而将不同的输入传递到单一输出；以及触发器，具有耦合到多路复用器的单一输出的输入，并且触发器由快时钟计时，使得触发器在快时钟的每个脉冲时将其输入的当前状态传递到其输出。