[发明专利]使用延迟锁定回路(DLL)电路系统的存取命令延迟

说明书

本申请涉及使用延迟锁定回路DLL电路系统的存取命令延迟。存储器装置可具有存储器阵列和延迟锁定回路DLL电路，所述延迟锁定回路DLL电路调整与所述存储器阵列的存取操作相关联的信号。所述存储器装置还可包含控制器，所述控制器通过经由所述DLL电路的延迟电路系统发射用以存取所述存储器阵列的存取命令来延迟所述存取命令。这可致使当从所述延迟电路系统输出时所述存取命令被延迟第一持续时间。所述存取命令的延迟可使数据信号与所述存取命令对准，使得所述存取命令和系统时钟可致使锁存所述数据信号的合适的数据。

技术领域

本公开涉及存储器，且具体来说涉及使用延迟锁定回路(DLL)电路系统的存取命令延迟。

背景技术

本章节旨在向读者介绍可能与以下描述和/或要求保护的本技术的各个方面相关的技术的各个方面。相信此论述有助于向读者提供背景信息以促进对本公开的各方面的更好理解。因此，应理解，这些陈述应鉴于此来阅读，而不是作为对现有技术的认可。

一般来说，计算系统包含处理电路系统，例如一或多个处理器或其它合适的组件；以及存储器装置，例如芯片或集成电路。一或多个存储器装置可在例如双列直插式存储器模块(DIMM)等存储器模块上使用以存储处理电路系统可访问的数据。举例来说，基于到计算系统的用户输入，处理电路系统可请求存储器模块检索与来自其存储器装置的用户输入对应的数据。在一些例子中，检索到的数据可包含固件，或可由处理电路系统执行以执行操作的指令，和/或可包含将用作所述操作的输入的数据。另外，在一些情况下，从所述操作输出的数据可存储在存储器中，例如使得后续能够从所述存储器检索所述数据。

一些存储器装置包含存储器单元，可通过接通将存储器单元(例如，电容器)与字线或位线耦合的晶体管来存取所述存储器单元。相比而言，阈值类型的存储器装置包含通过跨存储器单元提供电压而存取的存储器装置，其中基于存储器单元的阈值电压存储数据值。举例来说，数据值可基于是否超出存储器单元的阈值电压，并且响应于跨存储器单元提供的电压，存储器单元传导电流。可例如通过施加足以改变存储器单元的阈值电压的电压来改变所存储的数据值。阈值类型的存储器单元的一个实例可为交叉点存储器单元。

在阈值类型的存储器的情况下，字线和位线用于将选择信号发射到相应存储器单元。选择信号可包含通过用于将数据保存到存储器单元中或从存储器单元检索数据的电压电平表征的信号。字线和位线可经由驱动器耦合到选择信号源。可将存储器单元组织成存储器单元的一或多个层，例如限定在重叠的字线和位线之间的层。这些层可称为叠组(例如，存储器叠组)。可参考字线、位线及/或解码器的各种组合以用于使用地址(例如，存储器地址)的特定存储器操作。地址可指示将使用来自字线、位线和/或解码器的信号的组合选择哪一存储器单元，且地址的特定值可基于存储器装置的地址的范围。

由控制器存取存储器单元以获得可解译为数据的所存储电压。存取操作可包含读取操作和写入操作。当存取存储器时，可使用不同时钟域，例如，时钟域(例如，全局或系统计时域)和数据选通或数据时钟(DQS)域。有时在不同时钟域之间交换信号，且有时所交换信号将在不同时钟域之间再定时。举例来说，正输入到存储器单元的数据可定时到DQS域。用于请求数据在存储器单元中的写入的写入命令可定时到时钟域，且因此使用时钟域计时和/或锁存。然而，根据时钟域定时可能导致相对于DQS域的定时差。

发明内容

本公开的一方面提供一种装置，所述装置包括：多个存取线，其布置于网格中；多个存储器单元，其位于网格中的存取线的相交点处；驱动器，其被配置成响应于存取命令将相应信号发射到所述多个存储器单元中的存储器单元；以及延迟锁定回路(DLL)电路，其被配置成响应于来自相位检测操作的结果使存取命令延迟第一持续时间。

本公开的另一方面提供一种方法，其包括：在相位检测器处接收参考时钟信号和数据参考信号；确定参考时钟信号和数据参考信号的转变之间的相位差；至少部分地基于所述相位差将控制信号从相位检测器发射到延迟线；以及响应于控制信号使用延迟线延迟存取命令。