[发明专利]三维存储器及其制造方法

权利要求书

1.三维存储器的制造方法，包括：

在半导体衬底的一侧形成外围电路；以及

在所述半导体衬底的相对的另一侧形成存储阵列。

2.根据权利要求1所述的制造方法，其特征在于，形成所述存储阵列包括：

在所述半导体衬底的相对的另一侧形成牺牲层以及与所述外围电路对应的堆叠结构，所述堆叠结构包括核心区，其包括多个贯穿所述堆叠结构并延伸至所述半导体衬底的多个沟道结构；

形成贯穿所述堆叠结构并延伸至所述牺牲层内的栅极间隙；以及

经由所述栅极间隙将所述牺牲层替换为导电层以电连接所述多个沟道结构。

3.根据权利要求2所述的制造方法，还包括：在形成所述外围电路之后，

在所述半导体衬底和所述外围电路上形成刻蚀停止层；以及

在所述刻蚀停止层上形成第二介质层。

4.根据权利要求2所述的制造方法，形成所述外围电路包括：

在所述半导体衬底中形成隔离结构以限定出至少一个有源区；以及

在所述至少一个有源区形成至少一个外围电路器件，以形成所述外围电路。

5.根据权利要求2所述的制造方法，还包括：在形成所述牺牲层之后、形成所述堆叠结构之前，在所述牺牲层上形成半导体层。

6.根据权利要求5所述的制造方法，所述半导体衬底包括N型掺杂区，其特征在于，形成所述堆叠结构包括：

在所述半导体层上形成堆叠层；以及

形成贯穿所述堆叠层并延伸至所述N型掺杂区内的所述多个沟道结构。

7.根据权利要求6所述的制造方法，其特征在于，形成所述沟道结构包括：

形成贯穿所述堆叠层并延伸至所述N型掺杂区内的所述多个沟道孔；以及

在所述沟道孔的侧壁及底部形成存储膜和半导体沟道。

8.根据权利要求2所述的制造方法，所述堆叠结构包括位于所述核心区的至少一侧的台阶区及位于所述台阶区的相对的至少另一侧的外围区，形成所述堆叠结构还包括：

采用第一介质层填充所述台阶区和所述外围区并使所述第一介质层的顶表面至少不低于所述沟道结构的顶部。

9.根据权利要求7所述的制造方法，其特征在于，形成所述栅极间隙包括：

去除所述半导体层的沿所述栅极间隙的侧壁的一部分以形成横向的凹槽；

在所述栅极间隙的侧壁和所述凹槽中同时沉积绝缘层；以及

去除所述栅极间隙的侧壁的所述绝缘层。

10.根据权利要求9所述的制造方法，其特征在于，将所述牺牲层替换为所述导电层包括：

去除所述牺牲层以在所述半导体层和所述半导体衬底之间形成空腔；

去除所述存储膜的一部分以暴露所述半导体沟道的沿所述侧壁的一部分；以及

在所述空腔内沉积N型掺杂多晶硅以形成所述导电层。

11.根据权利要求10所述的制造方法，还包括：

沿所述栅极间隙的侧壁形成隔离层；以及

在所述隔离层上形成导电通道。

12.根据权利要求8所述的制造方法，还包括：

在所述台阶区形成字线触点；

在所述外围区形成延伸至所述半导体衬底中的第一触点；

在所述第一介质层上形成与所述字线触点和所述第一触点互连的第一互连层；以及

在所述半导体衬底中形成与所述第一触点相接触的贯穿触点。

13.根据权利要求12所述的制造方法，还包括：

在所述第一互连层上形成第一焊盘引出层，包括形成在第一钝化层中的第一焊盘触点；其中，所述第一焊盘触点的顶部从所述第一钝化层暴露以将所述字线触点和所述第一触点通过所述第一互连层引出。