[发明专利]一种逻辑纠错方法、电路、计算机芯片及物联网芯片

说明书

本发明实施例公开了一种逻辑纠错方法、电路、计算机芯片及物联网芯片，应用于逻辑纠错电路，所述逻辑纠错电路包括：IMP逻辑运算单元、或非逻辑检测单元、或逻辑运算单元；所述方法包括：根据所述IMP逻辑运算单元的四组初始逻辑组合及高低阻态转换条件，确定会出现高低阻态转换错误结果的目标逻辑组合；所述或非逻辑检测单元检测所述目标逻辑组合的逻辑输出结果，根据所述逻辑输出结果判断是否产生逻辑错误；若产生所述逻辑错误，所述或逻辑运算单元则纠正所述逻辑错误。选择合适的激励电压，调控逻辑错误发生规律，使用两类特定的逻辑基元，以逻辑级联的方式完成逻辑错误的检测与纠正，提出一种低资源开销的以忆阻器为基础的逻辑纠错的方法。

技术领域

本发明涉及计算机技术领域，尤其涉及一种逻辑纠错方法、电路、计 算机芯片及物联网芯片。

背景技术

忆阻器是一种有记忆功能的非线性电阻。通过控制电流的变化可改变 忆阻器的阻值，通过对高低阻态的定义，可以实现存储数据的功能。忆阻 器具有非易失特性、高集成度、与CMOS高兼容性的特点，展现出广泛的 应用前景。

由于目前制备工艺等问题，忆阻器存在较多的非理想因素，比如阻值 存在波动、电压转变阈值存在波动，导致忆阻器状态逻辑在实际运行中出 现意外错误。针对忆阻器的状态逻辑操作中存在的问题，现有技术提出通 过选择合适的激励电压施加方案，控制状态逻辑错误类型，随后使用外围 CMOS电路完成错误的检测与纠正。但现有技术的资源开销仍然较大，并 且降低了存内计算优势。

发明内容

鉴于现有技术的缺陷，本申请提出一种逻辑纠错方法、电路、计算机 芯片及物联网芯片，实现低资源开销的基于忆阻器自身完成逻辑纠错的方 法。

第一方面，本申请提供一种逻辑纠错方法，应用于逻辑纠错电路，所 述逻辑纠错电路包括：第一忆阻器、第二忆阻器、第三忆阻器和第四忆阻 器；各忆阻器的第一端分别与对应的激励电压输入端连接；所述各忆阻器 的第二端依次连接到同一位线上；所述第一忆阻器与所述第二忆阻器构成 IMP逻辑运算单元；所述第一忆阻器、所述第二忆阻器和所述第三忆阻器 构成第一或非逻辑运算单元；所述第一忆阻器、所述第二忆阻器和第四忆 阻器构成第二或非逻辑运算单元；所述第一或非逻辑运算单元和所述第二 或非逻辑运算单元构成或非逻辑检测单元；所述第二忆阻器、所述三忆阻 器和第四忆阻器构成或逻辑运算单元；

所述方法包括：

根据所述IMP逻辑运算单元的四组初始逻辑组合及高低阻态转换条件， 确定会出现高低阻态转换错误结果的目标逻辑组合；

所述或非逻辑检测单元检测所述目标逻辑组合的逻辑输出结果，根据 所述逻辑输出结果判断是否产生逻辑错误；

若产生所述逻辑错误，所述或逻辑运算单元则纠正所述逻辑错误。

可选的，所述逻辑纠错电路中各忆阻器的高阻态和低阻态分别对应逻 辑“0”和逻辑“1”。

可选的，所述根据所述IMP逻辑运算单元的四组初始逻辑组合及高低 阻态转换条件，确定会出现高低阻态转换错误结果的目标逻辑组合，包括：

对各组初始逻辑组合在不同激励电压下进行测试，得到各组初始逻辑 组合对应的测试结果；

根据四组测试结果确定对应的第一激励电压范围；

在所述第一激励电压范围内，选择第一激励电压激励所述IMP逻辑运 算单元；

在所述第一激励电压激励下，根据所述高低阻态转换条件确定会出现 高低阻态转换错误结果的目标逻辑组合。

可选的，所述或非逻辑检测单元检测所述目标逻辑组合的逻辑输出结 果，根据所述逻辑输出结果判断是否产生逻辑错误，包括：