[发明专利]一种逻辑纠错方法、电路、计算机芯片及物联网芯片

权利要求书

1.一种逻辑纠错方法，其特征在于，应用于逻辑纠错电路，所述逻辑纠错电路包括：第一忆阻器、第二忆阻器、第三忆阻器和第四忆阻器；各忆阻器的第一端分别与对应的激励电压输入端连接；所述各忆阻器的第二端依次连接到同一位线上；所述第一忆阻器与所述第二忆阻器构成IMP逻辑运算单元；所述第一忆阻器、所述第二忆阻器和所述第三忆阻器构成第一或非逻辑运算单元；所述第一忆阻器、所述第二忆阻器和第四忆阻器构成第二或非逻辑运算单元；所述第一或非逻辑运算单元和所述第二或非逻辑运算单元构成或非逻辑检测单元；所述第二忆阻器、所述三忆阻器和第四忆阻器构成或逻辑运算单元；

所述方法包括：

根据所述IMP逻辑运算单元的四组初始逻辑组合及高低阻态转换条件，确定会出现高低阻态转换错误结果的目标逻辑组合；

所述或非逻辑检测单元检测所述目标逻辑组合的逻辑输出结果，根据所述逻辑输出结果判断是否产生逻辑错误；

若产生所述逻辑错误，则所述或逻辑运算单元纠正所述逻辑错误。

2.根据权利要求1所述的方法，其特征在于，所述逻辑纠错电路中各忆阻器的高阻态和低阻态分别对应逻辑“0”和逻辑“1”。

3.根据权利要求1所述的方法，其特征在于，所述根据所述IMP逻辑运算单元的四组初始逻辑组合及高低阻态转换条件，确定会出现高低阻态转换错误结果的目标逻辑组合，包括：

对各组初始逻辑组合在不同激励电压下进行测试，得到各组初始逻辑组合对应的测试结果；

根据四组测试结果确定对应的第一激励电压范围；

在所述第一激励电压范围内，选择第一激励电压激励所述IMP逻辑运算单元；

在所述第一激励电压激励下，根据所述高低阻态转换条件确定会出现高低阻态转换错误结果的目标逻辑组合。

4.根据权利要求2所述的方法，其特征在于，所述或非逻辑检测单元检测所述目标逻辑组合的逻辑输出结果，根据所述逻辑输出结果判断是否产生逻辑错误，包括：

将所述第一或非逻辑运算单元的所述第一忆阻器与所述第二忆阻器作为输入忆阻器，所述第三忆阻器作为或非逻辑输出忆阻器，获取所述第三忆阻器的第一或非逻辑输出结果；

将所述第二或非逻辑运算单元的所述第一忆阻器与所述第二忆阻器作为输入忆阻器，所述第四忆阻器作为或非逻辑输出忆阻器，获取所述第四忆阻器的第二或非逻辑输出结果；

若所述第一或非逻辑输出结果和/或所述第二或非逻辑输出结果中的输出结果为低阻态，则确定所述目标逻辑组合产生逻辑错误。

5.根据权利要求4所述的方法，其特征在于，所述若产生所述逻辑错误，所述或逻辑运算单元则纠正所述逻辑错误，包括：

将所述或逻辑运算单元的所述第二忆阻器作为或逻辑输出忆阻器，所述第三忆阻器和所述第四忆阻器作为输入忆阻器；

根据所述第三忆阻器和所述第四忆阻器的输入逻辑组合确定对应的所述第二忆阻器的或逻辑输出结果，将所述或逻辑输出结果作为纠正后的正确逻辑结果。

6.根据权利要求1所述的方法，其特征在于，所述方法还包括：

确定所述第一或非逻辑运算单元、所述第二或非逻辑运算单元和所述或逻辑运算单元分别对应的初始第一或非逻辑组合、初始第二或非逻辑组合和初始或逻辑组合；

分别对所述初始第一或非逻辑组合、初始第二或非逻辑组合和初始或逻辑组合在不同激励电压下进行测试，分别得到对应的分别得到对应的第一或非逻辑测试结果、第二或非逻辑测试结果、或逻辑测试结果；

根据所述第一或非逻辑测试结果、所述第二或非逻辑测试结果、所述或逻辑测试结果分别确定对应的第二激励电压范围、第三激励电压范围和第四激励电压范围；

在所述第二激励电压范围、所述第三激励电压范围和所述第四激励电压范围内，分别选择第二激励电压、第三激励电压和第四激励电压分别激励所述第一或非逻辑运算单元、第二或非逻辑运算单元和所述或逻辑运算单元。