[发明专利]半导体存储装置

说明书

一种能够提高可靠性的半导体存储装置，包括：第1半导体(32)，在与基板(30)平行的第1方向(X方向)上延伸；第1导电体(41)，在与基板垂直的第2方向(Z方向)上延伸；第1电荷积蓄层(44)，以将第1导电体的外周包围的方式设置；第1绝缘体(42)，在第1导电体与第1电荷积蓄层之间以将第1导电体包围的方式设置；第2绝缘体(45)，在第1电荷积蓄层与第1半导体之间以将第1电荷积蓄层包围的方式设置；以及第1存储单元(MC)。第2绝缘体的外周的一部分与第1半导体相接。第1存储单元包括第1导电体、第1半导体、设在第1导电体与第1半导体之间的第1电荷积蓄层的一部分、第1绝缘体的一部分及第2绝缘体的一部分。

关联申请

本申请以日本专利申请2021－048655号(申请日：2021年3月23日)为基础申请主张优先权。本申请通过参照该基础申请而包含基础申请的全部内容。

技术领域

本发明的实施方式涉及半导体存储装置。

背景技术

作为半导体存储装置，已知有NAND型闪存。

发明内容

本发明要解决的技术问题是提供一种能够提高可靠性的半导体存储装置。

有关实施方式的半导体存储装置包括：第1半导体，在与基板平行的第1方向上延伸；第1导电体，在与基板垂直的第2方向上延伸；第1电荷积蓄层，以包围第1导电体的外周的方式设置；第1绝缘体，在第1导电体与第1电荷积蓄层之间以包围第1导电体的方式设置；第2绝缘体，在第1电荷积蓄层与第1半导体之间以包围第1电荷积蓄层的方式设置；以及第1存储单元。第2绝缘体的外周的一部分与第1半导体相接。第1存储单元包括第1导电体、第1半导体、设在第1导电体与第1半导体之间的第1电荷积蓄层的一部分、第1绝缘体的一部分及第2绝缘体的一部分。

附图说明

图1是有关实施方式的半导体存储装置的框图。

图2是有关实施方式的半导体存储装置具备的存储单元阵列的电路图。

图3是有关实施方式的半导体存储装置具备的存储单元阵列的立体图。

图4是有关实施方式的半导体存储装置具备的存储单元阵列中的最上层的半导体32的俯视图。

图5是有关实施方式的半导体存储装置具备的存储单元阵列中的最上层的绝缘体33的俯视图。

图6是沿着图4及图5的A1－A2线的剖视图。

图7是沿着图4及图5的B1－B2线的剖视图。

图8是沿着图4及图5的C1－C2线的剖视图。

图9是表示有关实施方式的半导体存储装置具备的存储单元阵列的制造工序的俯视图。

图10是沿着图9的A1－A2线的剖视图。

图11是表示有关实施方式的半导体存储装置具备的存储单元阵列的制造工序的俯视图。

图12是沿着图11的A1－A2线的剖视图。

图13是表示有关实施方式的半导体存储装置具备的存储单元阵列的制造工序的俯视图。

图14是沿着图13的A1－A2线的剖视图。

图15是沿着图13的C1－C2线的剖视图。

图16是表示有关实施方式的半导体存储装置具备的存储单元阵列的制造工序的俯视图。

图17是沿着图16的A1－A2线的剖视图。

图18是沿着图16的C1－C2线的剖视图。

图19是沿着图17及图18的D1－D2线的俯视图。