[发明专利]半导体装置在审
| 申请号: | 202111001629.4 | 申请日: | 2021-08-30 |
| 公开(公告)号: | CN115132844A | 公开(公告)日: | 2022-09-30 |
| 发明(设计)人: | 马场祥太郎;加藤浩朗;藤农佑树;富田幸太 | 申请(专利权)人: | 株式会社东芝;东芝电子元件及存储装置株式会社 |
| 主分类号: | H01L29/78 | 分类号: | H01L29/78;H01L29/06 |
| 代理公司: | 永新专利商标代理有限公司 72002 | 代理人: | 牛玉婷 |
| 地址: | 日本*** | 国省代码: | 暂无信息 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 半导体 装置 | ||
1.一种半导体装置,其中,具备:
上部电极;
下部电极;
第1导电型的硅基板,位于上述上部电极与上述下部电极之间,与上述下部电极接触;
硅层,位于上述硅基板与上述上部电极之间,具有单元区域、侧面和位于上述单元区域与上述侧面之间的末端区域;
栅极电极,设在上述硅层的上述单元区域中;
栅极绝缘膜,设在上述栅极电极与上述硅层之间;以及
多晶硅部,被埋入到上述硅层的上述末端区域,与上述硅层接触,结晶颗粒密度比上述硅层高,包含重金属,
上述硅层具有:
第1导电型的漂移层,设在上述单元区域及上述末端区域中,第1导电型杂质浓度比上述硅基板低,包含与上述多晶硅部所包含的重金属相同种类的重金属;
第2导电型的基底层,设在上述单元区域的上述漂移层上,与上述上部电极接触;以及
第1导电型的源极层,设在上述基底层上,与上述上部电极接触,第1导电型杂质浓度比上述漂移层高,
上述末端区域不包含:与上述上部电极接触的上述基底层、与上述上部电极接触的上述源极层、及上述栅极电极。
2.如权利要求1所述的半导体装置,其中,
上述多晶硅部将上述单元区域连续地包围。
3.如权利要求1所述的半导体装置,其中,
上述栅极电极及上述栅极绝缘膜设在上述单元区域的上述硅层内所埋入的构造部内,
上述多晶硅部与上述下部电极之间的距离,比上述构造部与上述下部电极之间的距离短。
4.如权利要求3所述的半导体装置,其中,
上述构造部还包括与上述上部电极或上述栅极电极电连接的场板电极,
上述场板电极处于上述栅极电极与上述硅基板之间。
5.如权利要求1所述的半导体装置,其中,
上述硅层还具有设在上述漂移层与上述多晶硅部之间、且第1导电型杂质浓度比上述漂移层高的第1导电型的沟道阻挡件。
6.如权利要求1所述的半导体装置,其中,
上述单元区域的上述漂移层内的重金属浓度,比上述多晶硅部与上述侧面之间的区域的上述漂移层内的重金属浓度高。
7.如权利要求1所述的半导体装置,其中,
上述单元区域与上述多晶硅部之间的区域的上述漂移层内的重金属浓度,比上述多晶硅部与上述侧面之间的区域的上述漂移层内的重金属浓度高。
8.如权利要求1所述的半导体装置,其中,
上述重金属是Pt。
9.如权利要求1所述的半导体装置,其中,
上述重金属是Au。
10.如权利要求1所述的半导体装置,其中,
上述多晶硅部具有第1多晶硅部和位于上述第1多晶硅部与上述侧面之间的第2多晶硅部。
11.如权利要求10所述的半导体装置,其中,
上述栅极电极及上述栅极绝缘膜设在上述单元区域的上述硅层内所埋入的构造部内,
上述第1多晶硅部与上述下部电极之间的距离,比上述构造部与上述下部电极之间的距离长。
12.如权利要求10所述的半导体装置,其中,
上述第2多晶硅部与上述下部电极之间的距离,比上述第1多晶硅部与上述下部电极之间的距离短。
13.如权利要求10所述的半导体装置,其中,
上述第1多晶硅部及上述第2多晶硅部将上述单元区域连续地包围。
14.如权利要求1所述的半导体装置,其中,
在上述末端区域的上表面,上述漂移层与上述上部电极不接触。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社东芝;东芝电子元件及存储装置株式会社,未经株式会社东芝;东芝电子元件及存储装置株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202111001629.4/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类





