[发明专利]一种降低位错密度的LED外延片制作方法

说明书

本申请公开了一种降低位错密度的LED外延片制作方法，依次包括：处理衬底、生长低温GaN缓冲层、生长非掺杂GaN层、生长掺杂Si的N型GaN层、生长多量子阱层、生长AlGaN电子阻挡层、生长掺杂Mg的P型GaN层，降温冷却，其中生长多量子阱层依次包括生长MQWs1以及生长MQWs2的步骤，所述生长MQWs1包括依次生长InGaN过渡层、蒸镀Al层、制作正三角形图形的SiO₂层、生长GaN过渡层的步骤，所述生长MQWs2包括2‑8个周期性生长的In_xGa_(1‑x)N阱层和GaN垒层。本发明通过采用新的LED外延片制作方法来减少位错密度，并提升LED的内量子效率，同时减少波长蓝移。

技术领域

本发明属于LED技术领域，具体涉及一种降低位错密度的LED外延片制作方法。

背景技术

发光二极管(Light-Emitting Diode，LED)是一种将电能转化为光能的半导体电子器件。当LED有电流流过时，LED中的电子与空穴在其多量子阱内复合而发出单色光。LED作为一种高效、环保、绿色新型固态照明光源，除了目前已被广泛用作室内外照明，还被广泛应用于交通信号灯、汽车灯、室内外照明和显示屏。

当前的LED量子阱生长方法中，材料的位错密度较大，严重影响了LED的光电性能的提高，限制了LED芯片在显示屏等领域的高端应用。因此，急需研发新的LED外延片制作方法来减少材料的位错密度，提升LED的内量子效率，并减少波长蓝移。

发明内容

本发明通过采用新的LED外延片制作方法来减少位错密度，并提升LED的内量子效率，同时减少波长蓝移。

本发明的降低位错密度的LED外延片制作方法，依次包括：处理衬底、生长低温GaN缓冲层、生长非掺杂GaN层、生长掺杂Si的N型GaN层、生长多量子阱层、生长AlGaN电子阻挡层、生长掺杂Mg的P型GaN层和降温冷却，

所述生长多量子阱层依次包括生长MQWs1和生长MQWs2；其中，

所述生长MQWs1包括依次生长InGaN过渡层、蒸镀Al层、制作正三角形图形的SiO₂层、生长GaN过渡层，具体为：

将反应腔压力控制在300-320mbar，反应腔温度控制在700-720℃，通入NH₃、TMGa以及TMIn，生长厚度为3-5nm的InGaN过渡层；

将外延片从MOCVD反应腔中取出，放入电子束真空镀膜反应腔，在所述InGaN阱层上蒸镀120-140nm厚的Al单质薄膜；

将蒸镀有所述Al单质薄膜的外延片从电子束真空镀膜反应腔中取出，放入PECVD反应腔，在Al单质薄膜上面沉积130-160nm厚的SiO₂薄膜；

将沉积有所述SiO₂薄膜的外延片从PECVD反应腔中取出，然后采用光刻技术在SiO₂薄膜的表面形成正三角形图形，接着采用化学湿法腐蚀的方法去除多余SiO₂薄膜，在Al单质薄膜表面形成多个正三角形图形的SiO₂薄膜层，所述正三角形的边长为800-900nm，相邻两个正三角形中心的距离为1200-1300nm；

将表面形成有正三角形图形的SiO₂薄膜层的外延片放入MOCVD反应腔，控制反应腔温度在720-750℃，通入NH₃、TMGa及H₂，在外延片上表面生长5-7nm的GaN过渡层，生长过程中控制反应腔压力从520mbar渐变增加至600mbar，且控制镓原子与氮原子的摩尔比从1.2：1渐变减少至0.8：1；

所述生长MQWs2包括2-8个周期性生长的In_xGa_(1-x)N阱层和GaN垒层，具体为：