[发明专利]一种降低位错密度的LED外延片制作方法在审
申请号: | 202110989747.4 | 申请日: | 2021-08-26 |
公开(公告)号: | CN113707772A | 公开(公告)日: | 2021-11-26 |
发明(设计)人: | 徐平 | 申请(专利权)人: | 湘能华磊光电股份有限公司 |
主分类号: | H01L33/06 | 分类号: | H01L33/06;H01L33/14;H01L33/32;H01L33/02;H01L33/00 |
代理公司: | 长沙七源专利代理事务所(普通合伙) 43214 | 代理人: | 张勇;刘伊旸 |
地址: | 423038 湖*** | 国省代码: | 湖南;43 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 降低 密度 led 外延 制作方法 | ||
1.一种降低位错密度的LED外延片制作方法,其特征在于,依次包括:处理衬底、生长低温GaN缓冲层、生长非掺杂GaN层、生长掺杂Si的N型GaN层、生长多量子阱层、生长AlGaN电子阻挡层、生长掺杂Mg的P型GaN层和降温冷却,
所述生长多量子阱层依次包括生长MQWs1和生长MQWs2;其中,
所述生长MQWs1包括依次生长InGaN过渡层、蒸镀Al层、制作正三角形图形的SiO2层、生长GaN过渡层,具体为:
将反应腔压力控制在300-320mbar,反应腔温度控制在700-720℃,通入NH3、TMGa以及TMIn,生长厚度为3-5nm的InGaN过渡层;
将外延片从MOCVD反应腔中取出,放入电子束真空镀膜反应腔,在所述InGaN阱层上蒸镀120-140nm厚的Al单质薄膜;
将蒸镀有所述Al单质薄膜的外延片从电子束真空镀膜反应腔中取出,放入PECVD反应腔,在Al单质薄膜上面沉积130-160nm厚的SiO2薄膜;
将沉积有所述SiO2薄膜的外延片从PECVD反应腔中取出,然后采用光刻技术在SiO2薄膜的表面形成正三角形图形,接着采用化学湿法腐蚀的方法去除多余SiO2薄膜,在Al单质薄膜表面形成多个正三角形图形的SiO2薄膜层,所述正三角形的边长为800-900nm,相邻两个正三角形中心的距离为1200-1300nm;
将表面形成有正三角形图形的SiO2薄膜层的外延片放入MOCVD反应腔,控制反应腔温度在720-750℃,通入NH3、TMGa及H2,在外延片上表面生长5-7nm的GaN过渡层,生长过程中控制反应腔压力从520mbar渐变增加至600mbar,且控制镓原子与氮原子的摩尔比从1.2:1渐变减少至0.8:1;
所述生长MQWs2包括2-8个周期性生长的InxGa(1-x)N阱层和GaN垒层,具体为:
将反应腔压力控制在300-320mbar,降低反应腔温度至620℃-640℃,通入N2、NH3、TMGa以及TMIn,生长厚度为3nm-4nm的所述InxGa(1-x)N阱层,其中,x=0.15-0.25;
控制反应腔压力不变,升高反应腔温度至800℃-820℃,通入N2、NH3、TMGa,生长厚度为8nm-10nm的GaN垒层;
周期性依次进行生长InxGa(1-x)N阱层和GaN垒层的步骤,周期数为2-8个。
2.根据权利要求1所述的降低位错密度的LED外延片制作方法,其特征在于,在1000-1100℃的温度下,通入100-130L/min的H2,保持反应腔压力100-300mbar,处理蓝宝石衬底5-10min。
3.根据权利要求2所述的降低位错密度的LED外延片制作方法,其特征在于,所述生长低温GaN缓冲层的具体过程为:
降温至500-600℃,保持反应腔压力300-600mbar,通入流量为10000-20000sccm的NH3、50-100sccm的TMGa及100-130L/min的H2,在蓝宝石衬底上生长厚度为20-40nm的低温GaN缓冲层;
升高温度到1000-1100℃,保持反应腔压力300-600mbar,通入流量为30000-40000sccm的NH3和100-130L/min的H2,保温300-500s,将低温GaN缓冲层腐蚀成不规则岛形。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于湘能华磊光电股份有限公司,未经湘能华磊光电股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110989747.4/1.html,转载请声明来源钻瓜专利网。