[发明专利]电力电子半导体器件

说明书

本发明公开了一种电力电子半导体器件，包括半导体基片，半导体基片上设置有活性区域和结终端区域；活性区域内设置有第一沟槽，活性区域与结终端区域的连接处设置第二沟槽，结终端区域内设置有第三沟槽；第一沟槽内设置有肖特基二极管半导体层；第二沟槽内设置有电场保护环，第三沟槽的内设有导电空间电荷层，第一沟槽、第二沟槽和第三沟槽采用肖特基二极管进行连接，本申请将肖特基二极管半导体层，活性区域以及结终端区域的交界面形成保护环与结终端区域侧面的残留导电空间电荷层通过一个桥连接成一个电回路，以阻止由于漏电电流源与部分电压平衡后使得半导体内部电场降低，从而使得雪崩击穿电压得到提高。

技术领域

本发明涉及领域半导体器件领域，尤其涉及一种电力电子半导体器件。

背景技术

为了达到电力变换装置的不断的低消费成本和大容量化，电力电子半导体器件有望成为在电力变换装置中的节能和大容量化起着关键的作用的器件。为了使得通态电压变低即导通电阻变低，使用门极绝缘栅极控制的晶体管即IGBT (Insulated Gate BipolarTransistor)器件是一个最佳的选择。由于使用了IGBT，能够确保有高的击穿电压和实现快的开关速度。但是这种IGBT在开通时候，会有由于电磁干扰 EMI（Electro -MagneticInterference）引起的大量噪音。

发明内容

为了解决电磁干扰的问题并保证半导体器件的高速开关特性，本申请把肖特基二极管(schottky diode)和快速二极管(fast-recovering diode -FRED diode)与IGBT智能化的集成在一起的先进制造技术。而且，电力半导体器件的基区内有许许多多的驱动载流子从而形成了漂移层，这个漂移层内的浓度和厚度对电力半导体器件的导通电阻特性和雪崩击穿电压有着强烈的影响。但是这种导通电阻特性和雪崩击穿电压特性与漂移层内的浓度和厚度有一定的折衷关系缘故，所以同时满足解决上述两种问题。

针对上述技术中存在的不足之处，本发明提供一种电力电子半导体器件，其包括半导体基片，半导体基片上设置有活性区域和结终端区域；活性区域内设置有第一沟槽，活性区域与结终端区域的连接处设置第二沟槽，结终端区域内设置有第三沟槽；

第一沟槽内设置有肖特基二极管半导体层；第二沟槽内设置有电场保护环，第三沟槽的内设有导电空间电荷层，第一沟槽、第二沟槽和第三沟槽采用肖特基二极管进行连接。

作为优选，第一沟槽与第二沟槽的宽度相同，第三沟槽的宽度大于第一沟槽的宽度。

作为优选，位于第一沟槽上侧壁的肖特基二极管半导体层漏出的高度的超过半导体基片的表面。

作为优选，半导体基片包括半导体衬底基板和漂移区，漂移区设置在半导体基板的上部，与半导体基板连接为一体式结构，半导体基板上设置有活性区域和结终端区域。

作为优选，半导体基片上还设置有场板，场板包括阳极金属电极场板和阴极金属电极场板；阳极金属电极场板和阴极金属电极场板分别设置在半导体基片的上下两侧。

作为优选，阴极金属电极场板与半导体衬底基板固定相连，阳极金属电极场板与漂移区通过绝缘膜相连接。

作为优选，位于第一沟槽上端两侧的绝缘膜与第一沟槽的边缘位置设有间隙，间隙靠近第一沟槽，位于第一沟槽内的肖特基二极管半导体层沿着第一沟槽的边缘进行延伸并且对间隙进行填补，形成肖特基结。

作为优选，第一沟槽、第二沟槽和第三沟槽内还设置有绝缘膜绝缘膜为二氧化硅绝缘膜。

作为优选，第二沟槽设置有多个，多个第二沟槽环绕活性区域设置，多个第二沟槽之间的间隔是固定的，按照相同的环间距进行设置。