[发明专利]一种具有异质结的结势垒肖特基器件

说明书

本发明公开了一种具有异质结的结势垒肖特基器件，涉及肖特基器件领域，该结势垒肖特基器件在具有第一掺杂类型的半导体外延层的表面形成有第二掺杂类型的变掺杂区，变掺杂区内部设置有贯穿变掺杂区的表面至底部的具有第二掺杂类型的多晶硅层；当该结势垒肖特基器件正向偏置时，电流通过多晶硅层及其外部的变掺杂区与半导体外延层的接触界面形成的异质结，以及阳极金属层与半导体外延层的接触界面形成肖特基结流向漂移区，电流密度相对较大，由于半导体外延层整体的掺杂浓度不变，而且相同的变掺杂区同样可以夹断台面，使得肖特基势垒被屏蔽在高电场之外，所以，在有较优的正向导通特性的基础上，该结构的反向击穿特性也不会受到严重影响。

技术领域

本发明涉及肖特基器件领域，尤其是一种具有异质结的结势垒肖特基器件。

背景技术

碳化硅(SiC)因其宽的带隙、高的雪崩击穿电场、高的导热系数、高的工作温度、高的化学稳定性和耐辐照性而具有优异的电学性能。在高压、高频、大功率、高工作温度等方面具有巨大的应用潜力，目前已发展成为主要的宽带隙半导体材料之一。SiC中肖特基势垒接触的首次研究早在20世纪60年代中期就有报道，SiC肖特基势垒二极管(SBD)已成为一种很有前景的技术。为了实现p-n结二极管的高阻塞电压与肖特基二极管的低正向压降的结合，Baliga提出了SiC二极管结构。

SiC JBS二极管结合了肖特基二极管和PiN功率二极管的优点，具有类比于肖特基二极管的低开启电压和高开关速度，以及类比于PiN功率二极管的高击穿电压和低反向漏电流。但是，SiC JBS二极管在调节正向导通特性和反向击穿特性的平衡时存在矛盾。例如，为了增加SiC JBS二极管的正向导通电流，需要增加漂移区的掺杂浓度，但是，随着漂移区浓度的增大，SiC JBS二极管的反向击穿电压会减小。所以，SiC JBS二极管在增大正向电流的同时严重影响了SiC JBS二极管的反向击穿特性。

发明内容

本发明人针对上述问题及技术需求，提出了一种具有异质结的结势垒肖特基器件，本发明的技术方案如下：

一种具有异质结的结势垒肖特基器件，该结势垒肖特基器件包括从下至上依次层叠的阴极金属层、半导体衬底、半导体外延层以及阳极金属层，半导体衬底和半导体外延层均具有第一掺杂类型；半导体外延层的表面形成有第二掺杂类型的变掺杂区，变掺杂区内部设置有贯穿变掺杂区的表面至底部的具有第二掺杂类型的多晶硅层；多晶硅层及其外部的变掺杂区与半导体外延层的接触界面形成异质结，阳极金属层与半导体外延层的接触界面形成肖特基结。

其进一步的技术方案为，多晶硅层位于变掺杂区的中心。

其进一步的技术方案为，多晶硅层与变掺杂区在垂直方向上的深度相等，多晶硅层在水平方向上的宽度与多晶硅层外侧的变掺杂区的宽度相等。

其进一步的技术方案为，多晶硅层和变掺杂区在垂直方向上的深度均为1μm，多晶硅层在水平方向上的宽度与多晶硅层外侧的变掺杂区的宽度均为0.4μm。

其进一步的技术方案为，变掺杂区通过在半导体外延层的表面进行离子注入形成，且变掺杂区的掺杂浓度高于半导体外延层的掺杂浓度。

其进一步的技术方案为，半导体外延层的掺杂浓度为5×10¹⁵cm^-3，变掺杂区的掺杂浓度为1×10¹⁹cm^-3。

其进一步的技术方案为，当结势垒肖特基器件正向偏置时，电流通过异质结和肖特基结流向半导体外延层形成的漂移区。

本发明的有益技术效果是：