[发明专利]半导体封装结构及其形成方法

说明书

本发明涉及一种半导体封装结构及其形成方法，该半导体封装结构包括：基板；重布线层，位于基板上方；底部填充物，位于基板与重布线层之间，其中，底部填充物延伸至邻述重布线层的至少一侧，邻近重布线层的至少一侧的底部填充物与重布线层之间以一间隙横向地间隔开。

技术领域

本发明涉及半导体技术领域，更具体地，涉及一种半导体封装结构及其形成方法。

背景技术

由于在现有的后芯片(chip last)制程中，主要是先将芯片或管芯(Die)与RDL(Redistribution Layer，重布线层)接合封装后，再将整个封装结构以倒装芯片(flipchip)方式接合至基板(substrate)。然而此方式无法在封装时量测RDL是否为良品，导致后续可能因为RDL不良而牺牲管芯。图1是一种现有的半导体封装结构的示意图。如图1所示，虽然在图1所示的2.3D封装结构中可先将RDL 12安装至基板15之后再进行RDL 12与基板15之间的线路量测。但是如图1所示，在该封装结构中，底部填充物(under-fill)18会爬升至载体(carrier)20的侧壁，因此会面临因底部填充物18爬升至载体20的侧壁而无法脱离(de-bond)载体20的问题。

发明内容

针对相关技术中因底部填充物爬升至载体侧壁而无法脱离载体的问题，本发明提出一种半导体封装结构及其形成方法，至少能够有效脱离封装结构中的载体。

根据本发明实施例的一个方面，提供了一种半导体封装结构，包括：基板；重布线层，位于所述基板上方；底部填充物，位于所述基板与所述重布线层之间，其中，所述底部填充物延伸至所述重布线层的至少一个侧壁，所述底部填充物与所述重布线层的所述至少一个侧壁之间以一间隙横向地间隔开。

在一些实施例中，所述间隙延伸至所述重布线层的所述至少一侧的侧壁。

在一些实施例中，所述底部填充物的面向所述间隙的表面包括切面。

在一些实施例中，所述切面具有烧炙痕迹。

在一些实施例中，所述间隙的底部包括圆形形状的烧炙痕迹。

在一些实施例中，半导体封装结构还包括：管芯，位于所述重布线层上方；第二底部填充物，位于所述管芯与所述重布线层之间。

在一些实施例中，所述第二底部填充物延伸至所述间隙内。

在一些实施例中，所述底部填充物的面向所述间隙的表面包括切面，所述第二底部填充物与所述切面接触。

在一些实施例中，所述第二底部填充物与所述重布线层的所述至少一侧的侧壁接触。

在一些实施例中，所述底部填充物的顶部具有尖角形状。

在一些实施例中，所述底部填充物的所述顶部位于所述重布线层上方。

根据本发明实施例的另一个方面，提供了一种形成半导体封装结构的方法，包括：提供基板，并将形成在载体上的重布线层接合至所述基板；形成位于所述基板与所述重布线层之间的底部填充物，其中，所述底部填充物延伸至所述载体的侧壁；去除至少所述载体的所述侧壁处的所述底部填充物；去除所述载体。

在一些实施例中，去除至少所述载体的所述侧壁处的所述底部填充物包括：利用激光去除所述载体的所述侧壁处的所述底部填充物。

在一些实施例中，去除至少所述载体的所述侧壁处的所述底部填充物包括：还去除所述重布线层的侧壁处的至少部分所述底部填充物。

在一些实施例中，去除至少所述载体的所述侧壁处的所述底部填充物包括：将保留的所述底部填充物的邻近所述重布线层的表面形成为切面。

在一些实施例中，去除至少所述载体的所述侧壁处的所述底部填充物包括：所述切面形成有烧炙痕迹。