[发明专利]基于高速接口的数据传输方法、器件、设备及存储介质

说明书

本公开涉及的一种基于高速接口的数据传输方法、器件、设备及存储介质，通过在高速接口配置的多路逻辑链路中增加至少一路测试链路来传输预设的测试数据，对预设的测试数据进行校验分析，进一步根据校验结果来判断测试链路的运行状态，得到高速接口的多路逻辑链路的运行状态；由于无需对每路逻辑链路的数据均进行校验，在实现多路数据传输的前提下，仅需对测试链路传输的预设测试数据进行校验，能快速验证判断高速接口的多路逻辑链路的运行状态，提高数据传输的正确性和传输速率，减少了系统负担；另外，由于多路逻辑链路传输的数据不需要增加数据校验码，因此也节省了主机和从机的存储空间。

技术领域

本公开涉及数据传输技术领域，特别是涉及一种基于高速接口的数据传输方法、器件、设备及存储介质。

背景技术

随着各类系统逐渐标准化和模块化，越来越多的芯片厂家将一些接口进行规范化，不同器件之间通过基于高速接口配置的多条逻辑链路实现多路数据同时传输，但由于环境、硬件、软件等因素影响，数据在传输过程中容易出现因高速接口、链路工作不正常而导致的传输数据丢失或者不正确的情况，因此数据校验对链路通信是必要的。

发明内容

发明人发现，由于高速接口传输数据的速度非常快，而且是源源不断的数据流，若对每条逻辑链路的数据均进行校验，那么将会明显影响通信速度、增加系统负担。

为解决上述问题，本公开提供一种基于高速接口的数据传输方法、器件、设备及存储介质，其能够在实现多路数据传输的同时，验证判断高速接口的状态，提高数据传输的正确性和效率。

为解决上述目的，本公开采用的如下技术方案。

本公开提供一种基于高速接口的数据传输方法，所述方法应用于第一器件，所述第一器件基于至少一个高速接口与第二器件进行数据传输，所述高速接口配置有多路用于传输数据的逻辑链路和至少一路用于传输预设测试数据的测试链路；所述方法包括：

通过多路所述逻辑链路接收所述第二器件发送的数据以及通过至少一路所述测试链路接收所述第二器件发送的预设测试数据；

校验分析接收到的所述预设测试数据，得到所述预设测试数据的校验结果；

根据所述校验结果，确定所述测试链路的运行状态以得到多路所述逻辑链路的运行状态。

可选地，在校验分析接收到的所述预设测试数据，得到所述预设测试数据的校验结果的步骤中，所述校验分析的方法为奇偶校验法、循环冗余校验法、MD5校验法、DES算法校验法或递增数校验法中的任一种。

可选地，根据所述校验结果，确定所述测试链路的运行状态以得到多路所述逻辑链路的运行状态之后，还包括：

若所述校验结果为异常情况，则发送反馈信息给所述第二器件，所述反馈信息承载有用于指令所述第二器件重新发送异常情况节点的数据的标志信息；和/或，

若所述校验结果为异常情况，则标记当前异常情况节点，以用于标识当前多路所述逻辑链路所传输的数据为无效数据。

可选地，根据所述校验结果，确定所述测试链路的运行状态以得到多路所述逻辑链路的运行状态之后，还包括：

若所述校验结果为异常情况，则累计记录当前异常次数；

当预设时间内累计记录的异常次数超过预设阀值时，输出警报信息以用于提示检修。

可选地，通过多路所述逻辑链路接收所述第二器件发送的数据以及通过至少一路所述测试链路接收所述第二器件发送的预设测试数据之前，还包括：

对多路所述逻辑链路和至少一路所述测试链路进行多次高速接口测试，得到测试结果；

根据测试结果，确定是否启动高速接口的检修，以使所述高速接口准确进行数据传输。