[发明专利]存储器系统

说明书

实施方式提供一种提高了存储器控制器与存储器芯片之间的数据传输频率的存储器系统。实施方式的存储器系统具备存储器芯片、及控制存储器芯片的存储器控制器。存储器控制器在写入动作中，将与第1时钟同步的第1时序信号、及与第1时序信号同步的第1数据发送至存储器芯片。存储器控制器在读取动作中，将指令及地址信号发送至存储器芯片之后，在第1期间与第2期间内一直发送第2时序信号。第1期间是与第1时钟同步的期间，第2期间是比第1期间靠后且与第2时钟同步的期间，所述第2时钟具有与第1时钟的第1频率不同的第2频率。

[相关申请的交叉参考]

本申请享有以日本专利申请2020-206820号(申请日：2020年12月14日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的所有内容。

技术领域

实施方式涉及一种存储器系统。

背景技术

具备存储器控制器及多个存储器芯片的存储器系统已得到普及。业界希望尽可能提高存储器控制器与各存储器芯片之间的数据传输频率。

发明内容

一实施方式提供一种提高了存储器控制器与存储器芯片之间的数据传输频率的存储器系统。

根据一实施方式，存储器系统具备存储器芯片、及控制存储器芯片的存储器控制器。存储器控制器在写入动作中，将与第1时钟同步的第1时序信号、及与第1时序信号同步的第1数据发送至存储器芯片。存储器控制器在读取动作中，将指令及地址信号发送至存储器芯片之后，在第1期间与第2期间内一直发送第2时序信号。第1期间是与第1时钟同步的期间，第2期间是比第1期间靠后且与第2时钟同步的期间，所述第2时钟具有与第1时钟的第1频率不同的第2频率。存储器芯片在读取动作中，基于与第2时钟同步的第2时序信号生成第3时序信号，并将第3时序信号、及与第3时序信号同步的第2数据发送至存储器控制器。

附图说明

图1是表示与主机连接的实施方式的存储器系统的一构成例的示意图。

图2是表示实施方式的信道的一构成例的示意图。

图3是用来说明实施方式的写入动作中在NAND控制器与存储器芯片之间传输的一部分信号的图。

图4是用来说明实施方式的读取动作中在NAND控制器与存储器芯片之间传输的一部分信号的图。

图5是表示实施方式的NAND控制器及存储器芯片的更详细的一构成例的示意图。

图6是用来说明读取动作中的实施方式的存储器系统的动作的时序图。

具体实施方式

以下，参照附图，详细地说明实施方式的存储器系统。此外，本发明不受该实施方式限定。

(实施方式)

图1是表示与主机连接的实施方式的存储器系统的一构成例的示意图。存储器系统1能够与主机2连接。存储器系统1与主机2之间的通信路径的标准并不限定于特定的标准。一例中，可采用SAS(Serial Attached SCSI，串行连接小型计算机系统接口)。

主机2例如为个人计算机、移动信息终端、或服务器。存储器系统1可从主机2受理存取请求(读取请求或写入请求等)。

存储器系统1具备存储器控制器100、及NAND(Not AND，与非)型闪存(NAND存储器)200。NAND存储器200包含多个存储器芯片210。此外，这些存储器芯片210的种类并不限定于NAND型闪存。

NAND存储器200具备16个存储器芯片210a～210p作为多个存储器芯片210。构成NAND存储器200的16个存储器芯片210分别经由4个信道(ch.0～ch.3)中的任一个而连接于存储器控制器100。