[发明专利]存储器系统

权利要求书

1.一种存储器系统，其特征在于具备：

存储器芯片；以及

存储器控制器，控制所述存储器芯片；

所述存储器控制器是：

在写入动作中，将与第1时钟同步的第1时序信号、以及与所述第1时序信号同步的第1数据发送到所述存储器芯片，

在读取动作中，将指令以及地址向所述存储器芯片发送后，跨在第1期间与第2期间发送第2时序信号，

所述第1期间是与所述第1时钟同步的期间，

所述第2期间是比所述第1期间靠后，且与第2时钟同步的期间，所述第2时钟具有与所述第1时钟的第1频率不同的第2频率，

所述存储器芯片是：

在所述读取动作中，基于与所述第2时钟同步的所述第2时序信号生成第3时序信号，并将所述第3时序信号、及与所述第3时序信号同步的第2数据发送到所述存储器控制器。

2.根据权利请求1所述的存储器系统，其特征在于：

所述存储器控制器在所述读取动作中，

将与所述第1时钟同步的第4时序信号、以及与所述第4时序信号同步的所述指令及所述地址发送至所述存储器芯片，然后，将所述第2时序信号发送至所述存储器芯片。

3.根据权利请求1所述的存储器系统，其特征在于：

所述存储器控制器是：

在所述指令以及所述地址向所述存储器芯片的发送完成后，经过第1时间之后，在所述第1期间，将与所述第1时钟同步的所述第2时序信号向所述存储器芯片发送。

4.根据权利请求3所述的存储器系统，其特征在于：

所述指令包括：与从所述存储器芯片向所述存储器控制器的所述第2数据的发送相关的指令。

5.根据权利请求3所述的存储器系统，其特征在于：

所述存储器控制器是：

在与所述第1时钟同步的所述第2时序信号向所述存储器芯片的发送完成后经过第2时间之后，在所述第2期间，将与所述第2时钟同步的所述第2时序信号向所述存储器芯片发送。

6.根据权利请求5所述的存储器系统，其特征在于：

所述存储器控制器在经过所述第2时间之后，以与所述第2数据的大小对应的次数进行触发，且发送与所述第2时钟同步的所述第2时序信号。

7.根据权利请求6所述的存储器系统，其特征在于：

所述存储器控制器是：

在所述第2期间，在与所述第2时钟同步的所述第2时序信号的触发完成后经过第3时间之后，将与所述第1时钟同步的所述第2时序信号向所述存储器芯片发送。

8.根据权利请求1所述的存储器系统，其特征在于：

所述存储器控制器具备：

第1时钟生成电路，生成所述第1时钟；

第2时钟生成电路，生成所述第2时钟；以及

电路，在与所述第1时钟同步的所述第2时序信号的发送电路和与所述第2时钟同步的所述第2时序信号的发送电路之间，切换所述第2时序信号的发送源。

9.根据权利请求1所述的存储器系统，其特征在于：

所述存储器控制器具备：

对与所述第1时钟同步的所述第2时序信号和与所述第2时钟同步的所述第2时序信号进行切换的电路。